非对称显存性能带宽讨论

fengpc · 发表于 2012-9-20 12:37

mooncocoon 发表于 2012-9-20 12:18
我用最白话的方式解释一下
clamshell mode可以让4颗16bit 2048Mb的颗粒“变成”2颗32bit 4096Mb的颗粒。因 ...

一知半解就忽悠成文了~~每颗显存有对应的MC，这是不能交错的~~最后还扯到Unmatched Trace Length Routing上，你看现在哪个卡用上这个特性了？待机时候显存低频运行时的DLL都被关掉，IO也从CML模式切换到CMOS模式，布线不等长的话数据就出错了；或者这样做了，待机显存频率就不能降下来

clamshell mode就是x32 GDDR5颗粒的x16工作模式而已，没什么特别的~~另外670的空焊是因为用了x16/x32混合布线，以前的卡是空焊放在同一面的，这一代因为MC出线改变了才变成间隔的

fengpc · 发表于 2012-9-20 23:03

mooncocoon 发表于 2012-9-20 13:41
对于所谓每颗显存都有对应的MC，请参见memory controller top level的介绍。点对点的显存连接在字面意思上 ...

clamshell mode和mirror function是两个独立的功能，mirror function是用过显存的一个引脚的上拉和下拉来配置的，clamshell mode是MC给显存发送初始化命令配置的，你有机会可以找个电路图求证一下。mirror 之后的显存也可以工作在x32模式。因为受工艺制约容量翻倍的颗粒价格有时候比两个小容量可以价格加和还贵，所以才需要用到clamshell mode在成本最低情况下实现容量翻倍，像670这样的x16/x32兼容模式布线实际会影响显存最高工作频率的。

你的文章一个很严重的问题是借用了xilinx的文档去套用在GPU上，FPGA/CPLD跟ASIC一个很大的区别是FPGA内部的单元是连在芯片内部一个庞大的交叉连线网络上的，所以FPGA的功能可以任意配置，你所说的“因此任意一个连接在TOP LEVEL上的memory controller也可以透过TOP LEVEL来实现对任意显存颗粒的直接操作 ”只是你根据不正确的资料的推测而已。不是反对你的人都是喷的，只是交流而已。

fengpc · 发表于 2013-11-16 01:27

1.5 - 2GB: 实测带宽为39.4GB/s，这已经比爆显存的时候通过16GB/s带宽的PCIE3.0调用内存要快多了
0 - 1.5GB: 实测带宽为117.6GB/s是因为3通道MC可以同时读写；1.5 - 2GB这部分容量物理上只存在于同一个MC上，所以速度就慢下来了

帐号		自动登录	找回密码
密码			注册