渣渣的GTX 960功耗测试、基本上市售的单卡都在180W左右！

Xenomorph · 发表于 2015-2-5 23:17

fengpc 发表于 2015-2-5 22:43
不做堆叠不是风险考虑，而是散热。整卡300W，GPU就是180～200W了，显存硅片热阻大热散不出去的，GPU只能频 ...

恩恩，受教了。

不过现在显存颗粒在片上，把接触面积撑大了，在相同散热条件下效果更好吧？再说散热器也不再为顾及不到显存而犯难了……

Xenomorph · 发表于 2015-2-5 23:18

coollab 发表于 2015-2-5 22:47
显存压缩技术又不神秘，早都有了。听他们吹。

跑到GTC上，怎么有种不详的预感。

Xenomorph · 发表于 2015-2-6 09:51

G70 发表于 2015-2-5 23:29
什么显存压缩，一直以来压缩的只是色彩数据，节省带宽用的，并不是节省显存空间。
另外我说最近AMD高传销 ...

同一部分色彩数据，既然能被压缩传输，也能被压缩储存吧？按那种算法的更改。

理论上分割帧渲染（SFR）应该可以？问题是真不知道Mantle是怎么把单帧内的画面完美分配让多卡工作。

Xenomorph · 发表于 2015-2-6 13:34

fengpc 发表于 2015-2-6 10:32
都不在片上，也是分开的die，你算算32Gbit的DRAM有多少晶体管~~
只是GPU和显存die分别并排放在一个做基板 ...

看来HBM带来的问题还真是不少……

如果综合成本、容量需求、散热状况等等考虑，今后8~12GHz的GDDR5会是民用市场的潮流吗？但总感觉显存部分吃电太凶。

Xenomorph · 发表于 2015-2-6 16:56

伪娘死光光！！发表于 2015-2-6 15:13
乃觉得完整的GM200里能看到游戏卡吗

有觉得很有可能只存在信仰卡。

没有。

Xenomorph · 发表于 2015-2-6 17:03

G70 发表于 2015-2-6 16:41
2.5D的堆叠封装，那个大硅基片还要负责做DRAM颗粒和GPU数据交互中的桥，延迟能低就有鬼了。

延迟是指和谁比？

我的意思是相比GDDR5则肯定更低，首先是频率低了那么多，而且4颗显存可以在硅基片上对称放置，不仅距离近了，还不用逼得要像之前GDDR5在PCB上搞蛇形走线（把延迟短的拉长以补偿）。

Xenomorph · 发表于 2015-2-6 17:04

fengpc 发表于 2015-2-6 16:45
以后半导体工艺、封装技术和PCB技术发展了，还是会向HBM和wide IO这种方向走的

但短时间内民用市场并不适宜。

Xenomorph · 发表于 2015-2-6 17:11

本帖最后由 Xenomorph 于 2015-2-6 17:12 编辑

G70 发表于 2015-2-6 17:05
MC有多少级？

需要多少级呢？那个“级”指什么？

Xenomorph · 发表于 2015-2-7 21:47

G70 发表于 2015-2-6 17:18
你有没有想象过传统GPU怎么塞4096bit MC 进片？

同样位宽，HBM用的MC设计可以简化好多。

Xenomorph · 发表于 2015-2-11 16:06

asdfjkl 发表于 2015-2-8 11:21
美女，感觉你就技术方面。。。。

1.先说GDDR5和HBM显存功耗：

我本来就是纯外行，而且越来越不能投过多时间在这里了……乱说的意义就是让猫猫你指点指点，自己学习一下，谢谢啦……

1、假设有24颗等效7GHz的512M/32bit GDDR5显存，每颗运行耗电大概2.5W，那差不多要到60W了；按照HBM宣传的最优情况，结合较少的总容量，那只有你1/3的耗电很正常吧？假设人家仅用20W，这不就有40W可以给核心拱频率了。

2、你能不能给出“N架构研发带来的带宽效率容量效率都比对手好”的一些定性、定量对比？

3、恩，看来这个在实测数据出来前还是别下结论好了……另外我不太能理解这个比喻的含义，因为水厂是用水塔维持恒定水压到每户每个阀门的，正常情况下水管内一直有水，所以我开水龙头才“感觉不到延迟”，但你不能说水管网路“架构很先进”吧？

4、不能理解怎么确定这200~300M一定在那有问题的500M内？另外这次GTX970最大的问题是硬件上屏蔽了1组ROP和对应的L2 Cache，在已经造成性能影响的情况下，官方反而拒绝承认。也许驱动可以提升性能，但屏蔽了东西你得承认。

Xenomorph · 发表于 2015-2-11 16:11

fengpc 发表于 2015-2-8 18:07
GDDR5有DLL理论上是可以不做走线等长的，但是为了能在低频待机时候关闭DLL省电，现在的板子还是做了走线m ...

恩恩。

现在的HBM能实现2048bit/4096M吗？怎么印象中量产的单颗最低1024bit……

Xenomorph · 发表于 2015-2-13 13:44

fengpc 发表于 2015-2-11 20:29
DDR的功耗分为DRAM core和IO功耗两部分，DDR3和GDDR5相比core的频率和功耗相差不大，GDDR5的高速data IO频 ...

看来显存部分耗电终究不是大户。

“市场部的人标错了，这问题被发现了之后就承认并改正了。”？好像是某位搞技术的工程师出来澄清1次而已，但市场部的人还是死撑到底。

实际上，我比较好奇为什么Tahiti的32ROP/384bit没有问题，而GM204这么弄一下就受到影响？

帐号		自动登录	找回密码
密码			注册