AMD Rev.H官方体系架构图、4X4平台构成图、2007笔记本双核采用HTT3

Edison · 发表于 2006-6-2 11:38

:charles:此外AMD的co-processor确定为“Torrenza”。

Prescott · 发表于 2006-6-2 12:30

原帖由 Edison 于 2006-6-2 11:38 发表
:charles:此外AMD的co-processor确定为“Torrenza”。

呵呵，终于把On-die Northbridge的供电和核心分开了。笔记本用集成显示核心的时候不会那么痛苦了。

只看该作者 · 发表于 2006-6-2 14:57

提示: 作者被禁止或删除内容自动屏蔽

hopetoknow2 · 发表于 2006-6-2 21:31

4X4这就是前几天所说的AMD针对高端用户"把戏"－－以4对2

FM · 发表于 2006-6-2 21:48

按应用来选co-processor,对于压片/设计一族可能会爽死了

hopetoknow2 · 发表于 2006-6-2 23:01

原帖由 FM 于 2006-6-2 21:48 发表
按应用来选co-processor,对于压片/设计一族可能会爽死了

例如，主板上必须要有两个socket，本来可以插2块K8 CPU的，现在要用协处理器，只好改了，只能插一块K8和一个协处理器模块？

又或者，主板上有4个socket，我想不是普通人用得起，估计要上万$？有资格爽死的人并不多

还是设法集成在Die内，或者至少MCM，才是王道，不过那就失去灵活性了。

smartcub · 发表于 2006-6-3 07:22

纯属YY货，用不到　。。！＃

BOSS · 发表于 2006-6-3 13:01

专用芯片要达到高性能可能比通用芯片容易得多,也灵活得多

hopetoknow2 · 发表于 2006-6-3 14:21

原帖由 BOSS 于 2006-6-3 13:01 发表
专用芯片要达到高性能可能比通用芯片容易得多,也灵活得多

FPGA灵活性最大:
采用Altera的FPGA或Xilinx的FPGA早都推出了PCB板卡，拔掉一个CPU后，可以直接插在原CPU的socket上，但是没有AMD“技术开放”，始终是“非法”的。现在终于自由开放了。
你可以用FPGA快速设计一个专用协处理器，专门加解密。当然了目前仅仅适用于多chip CPU系统，也至少要拔掉一块CPU，否则没有地方插PCB板，结果是通用性能暴跌这也是难以避免的，双路系统要衰退一半吧？

[ 本帖最后由 hopetoknow2 于 2006-6-3 14:22 编辑 ]

hopetoknow2 · 发表于 2006-6-3 14:28

有时还不如做个PCI-E卡的协处理器，兼顾专用处理和通用性能，还能避免双路系统的通用性能暴跌一半的巨大损失。

AMD目前的系统，这点太令人不满意了。要么今后，专门为HT直接做些插槽或接口，不要再占用宝贵的CPU socket了。

lilun0080 · 发表于 2006-6-4 01:52

amd的计划是可以外接ht接口的协处理器卡吧。不知道ht和pci－e的主要区别在什么地方，更适合芯片之间互连么

hopetoknow2 · 发表于 2006-6-4 09:29

原帖由 lilun0080 于 2006-6-4 01:52 发表
amd的计划是可以外接ht接口的协处理器卡吧。不知道ht和pci－e的主要区别在什么地方，更适合芯片之间互连么

今后在部分服务器上是要用HT slot了，相对PCI-E可改善带宽和延迟。

Travis · 发表于 2006-6-6 12:45

Torrenza初期应该还是以HTX插卡为主，从定位看也不是面向桌面（办公/游戏）市场的产品
等到以后会不会做成MCM或者On-Die，谁知道呢，早着呢

只看该作者 · 发表于 2006-6-6 23:21

提示: 作者被禁止或删除内容自动屏蔽

放眼天下 · 发表于 2006-6-15 14:04

In the K8L he has spotted some clues to support the theory that there are now four instruction decoders. He also spotted a doubling of resources in the branch predictor.

hopetoknow2 · 发表于 2006-6-15 22:30

原帖由 放眼天下 于 2006-6-15 14:04 发表
In the K8L he has spotted some clues to support the theory that there are now four instruction decoders. He also spotted a doubling of resources in the branch predictor.

http://ww...

哈哈，此图乃PS而成：
http://we.pcinlife.com/thread-572164-1-1.html

SaviouR · 发表于 2006-6-16 02:39

AMD的目的真明确，
恐怖的浮点效能，几乎没有改进的整数，
真的冲着server领域去了

话说这东西相比扣肉的成本优势很大，毕竟diesize摆在那里的　！＃

Edison · 发表于 2006-6-16 09:53

web server对整数性能、i/o性能的需求远高于浮点性能。

rev.h的同频整数性能并不是没改进，至少ooo load是有一些帮助的。

什么是成本优势？如果说是性能/面积，rev.h不见得能有什么优势。

alwjx · 发表于 2006-8-23 20:44

接口怎么？AM2??

帐号		自动登录	找回密码
密码			注册

密码错误该用户已被删除	3^# 发表于 2006-6-2 14:57 \| 只看该作者提示: 作者被禁止或删除内容自动屏蔽
密码错误该用户已被删除
	回复支持反对使用道具举报显身卡

Bohr 该用户已被删除	14^# 发表于 2006-6-6 23:21 \| 只看该作者提示: 作者被禁止或删除内容自动屏蔽
Bohr 该用户已被删除
	回复支持反对使用道具举报显身卡

AMD Rev.H官方体系架构图、4X4平台构成图、2007笔记本双核采用HTT3

本帖子中包含更多资源