Penryn, Nehalem, SSE4和Fusion

cagejin

英特尔业绩并未透露太多表现penryn但是却留下了一拍几点意见. 我们不知道更多有关试验条件比我们所提出, 而我们没有测量自己,所以采取了什么颇值得. 九九年一3.2ghzpenryn(1.6ghz财经1.33ghz)到3.0ghzconroe(财经) 英特尔已增加了百分之二十以上实测性能博弈(无代码更改). 视频编码应用,如利用sse4, 同一penryn矛conroe比较能够提供比增加40%业绩. 最后,英特尔提到了服务器空间 四大核心penryn最快可(>BPF)2.67ghz比一灯四大核心导致了大于45%上升 表现在"计划生育和带宽密集应用". 它的弥足含糊(类似热潮,古怪的债权与巴塞罗那灯表演) 但提到拍流和某些基准specfp可视为"带宽和计划生育密集". 再次,我们只是报道发生英特尔告诉我们. 这一段时间,才可以将上述任何实际核实债权或加以正确 . 由于各种强化我们自己的报道,但是 它的唯一合理的期待penryn以明显高于conroe、时钟换时钟. 无论那10%快20%速度,或是在未来将会清楚.

ITANIUM2

看看我的小弟多能干 :lol: w00t)

明镜止水

原帖由 cagejin 于 2007-3-29 17:25 发表
英特尔业绩并未透露太多表现penryn但是却留下了一拍几点意见. 我们不知道更多有关试验条件比我们所提出, 而我们没有测量自己,所以采取了什么颇值得. 九九年一3.2ghzpenryn(1.6ghz财经1.33ghz)到3.0ghzconroe(财 ...

表现在"计划生育和带宽密集应用w00t) :lol:

the_god_of_pig

45%正好比42%大:lol:

itany

原帖由 cagejin 于 2007-3-29 17:25 发表
英特尔业绩并未透露太多表现penryn但是却留下了一拍几点意见. 我们不知道更多有关试验条件比我们所提出, 而我们没有测量自己,所以采取了什么颇值得. 九九年一3.2ghzpenryn(1.6ghz财经1.33ghz)到3.0ghzconroe(财 ...

真是神作～
计划生育 :wacko:

jackli77

原帖由 cagejin 于 2007-3-29 17:25 发表
英特尔业绩并未透露太多表现penryn但是却留下了一拍几点意见. 我们不知道更多有关试验条件比我们所提出, 而我们没有测量自己,所以采取了什么颇值得. 九九年一3.2ghzpenryn(1.6ghz财经1.33ghz)到3.0ghzconroe(财 ...

金山快译？？太有才了w00t)

红发IXFXI

原帖由 jackli77 于 2007-3-30 00:02 发表


金山快译？？太有才了w00t)

:whistling: 貌似GOOGLE翻译的。。。

itany

看了AnandTech的文章，其中对于Nehalem的预期有几个疑问：
1 Intel一直以共享的L2最为擅长，但是上边说Nehalem将要回到分离L2，共享L3的结构。不知道是不是分离的L2可以为每个核心提供更高的带宽，并有助于降低L2的延迟，并且能够更加方便的扩展到更多个核心。或者说I在实现四核心共享L2的时候发现性能受到了影响，DIB到L2的256bit的总线不够用了，512bit又比较难以实现？这样Yorkfield还是采用双管芯的设计就比较容易理解了。并且可以预期Nehalem将会有一个延迟很低的L2，也许是10～12周期的样子？
2 上边提到新的HT技术可以根据程序的线程数量自动的调节是否开启HT技术。我的疑问是CPU如何侦测到线程数量的多少呢？如果处理器核心数量自爱不断变化，对操作系统的负载分配好像并不是好事～
3 IMC的问题。前面P大曾经指出桌面版的Nehalem很可能不会采用IMC。现在接口已经确定了，桌面的715针脚能不能实现双通道的DDR3 MC呢？是不是还有回旋的余地呢？如果不可能，那么还谈什么集成GPU之类的呢～不会狂妄到试图通过CSI来为GPU提供带宽吧～

不知道各位大人怎么看这个问题？

itany

另外，potomac大人说过Nehalem是三核心的吧 :(
  貌似预测没有命中～

zaarath

原帖由 itany 于 2007-3-30 12:59 发表
看了AnandTech的文章，其中对于Nehalem的预期有几个疑问：
1 Intel一直以共享的L2最为擅长，但是上边说Nehalem将要回到分离L2，共享L3的结构。不知道是不是分离的L2可以为每个核心提供更高的带宽，并有助于降低 ...

Intel说只会在最高级cache上采用共享结构，回避了是否有L3的问题。我的看法是最终设计还没有确定。到时候我们可能在4核以上看到L3, 在dual core上只有L2。但是如果有L3, L3会共享，L2分离，至于为什么不全面共享我就不懂了，可能是设计过于复杂，也可能是为了使nehalem的模块化设计更加灵活。

715针怎么看都不像能装得下双通道DDR3 MC的样子，但是却足够装下FBDIMM的MC，因为FBDIMM是串行内存，需要的信号线比并行的DDR2/3要少得多。所以到时候如果发现715是server平台，1365（？）才是桌面平台可不要吃惊！

GPU使用CSI有什么不可以？CSI的设计允许多个（5个？）通道，给GPU单独一个通道就可以了。CPU集成的GPU别指望性能有多高，和目前芯片组的GPU性能应该差不多，单独一条CSI足够了。

_MyST_Spring

Intel又把HT拿回来了。不错。

siemens_wolf

Intel 已经说了，要在Nehalem集成内存控制器。。。。

siemens_wolf

http://biz.yahoo.com/seekingalpha/070329/31037_id.html?.v=1

teddytao

集成内存控制器是好设想~~

itany

原帖由 zaarath 于 2007-3-30 13:23 发表
Intel说只会在最高级cache上采用共享结构，回避了是否有L3的问题。我的看法是最终设计还没有确定。到时候我们可能在4核以上看到L3, 在dual core上只有L2。但是如果有L3, L3会共享，L2分离，至于为什么不全面共享我就不懂了，可能是设计过于复杂，也可能是为了使nehalem的模块化设计更加灵活。

715针怎么看都不像能装得下双通道DDR3 MC的样子，但是却足够装下FBDIMM的MC，因为FBDIMM是串行内存，需要的信号线比并行的DDR2/3要少得多。所以到时候如果发现715是server平台，1365（？）才是桌面平台可不要吃惊！

GPU使用CSI有什么不可以？CSI的设计允许多个（5个？）通道，给GPU单独一个通道就可以了。CPU集成的GPU别指望性能有多高，和目前芯片组的GPU性能应该差不多，单独一条CSI足够了。

谢谢回复～

对于引脚、电路之类的一窍不通，但是稍微查了一下，好像FB-DIMM需要48根差分数据线，这样至少每个通道需要50+数据线。4个通道差不多应该是200多个引脚了。
和AMD现在集成的双DDR2 MC应该引脚数量相差不多。
在加上Xeon至少会向外提供4个CSI连接，实现4插座平台的两两互联，差不多每个CSI应该也要40+个针脚，这样又要160个针脚。
相对于现在的FSB占用的针脚应该是增加了不少。再考虑到Sochet F，Socket B针脚稍微少一点，但是相差不大，应该就是对应服务器的。
如果桌面使用双FB-DIMM和单CSI的话，倒是应该可以在针脚的数量之内。
会不会将FB-DIMM的桥接芯片集成在主板的DDR3插槽边上，实际上相当于处理器利用FB-DIMM的协议和主板上的缓冲器通信，之后缓冲器再和每个内存模组通信～
这样不仅可以使用普通的DDR3模组就可以享受到FB-DIMM的好处，而且处理器和内存之间还是相对独立的。以后DDR4支持也不是什么大问题了～

个人认为CPU+GPU通过CSI和北桥的MC通信实在不是一个好主意～
如果还是要保留现在的北桥集成MC的话，为什么不把GPU像以前那样直接做到北桥里边，非要和CPU做在一起凑热闹呢？
本来可以直接访问到内存的，费二遍事，带宽倒是其次，延迟至少是增加了。恐怕效能还不如现在的集成显卡模式

[ 本帖最后由 itany 于 2007-3-31 01:40 编辑 ]

itany

原帖由 Elensar 于 2007-3-30 14:58 发表

关键词Read After Write
共享太多东西要出问题的

忘了考虑读写、写读、写写之间相关性的问题了～
这样原因就更清楚了～
谢谢指教！

donring

这个得慢慢看。。。。。

T_SK

http://cpu.zol.com.cn/53/532081.html

http://cpu.zol.com.cn/53/532322.html

http://cpu.zol.com.cn/53/532147.html