POPPUR爱换

标题: 想问一下直连技术 [打印本页]

作者: 跳海自殺的鱼 时间: 2009-7-18 22:09
标题: 想问一下直连技术
似乎是通过此技术将多个核心直接连接在一起，各位大大可以给小鱼儿讲解一下吗？

作者: ic.expert 时间: 2009-7-20 13:33
可以看这里

http://www.amd.com/us/products/t ... t-architecture.aspx

作者: ic.expert 时间: 2009-7-20 13:36
可以理解为NUMA System on Motherboard PCB~~~ 如果NOC比喻成集成电路系统的话，那么这个东西就可以看作分离式元件系统

作者: 跳海自殺的鱼 时间: 2009-7-20 13:59
本帖最后由跳海自殺的鱼于 2009-7-20 14:00 编辑

the processor core is directly connected to the memory

= =

英文的勉强看得懂。。。。。。

ic斑竹，怎么感觉那个网址啥都没说呢= =

作者: 跳海自殺的鱼 时间: 2009-7-20 14:00
本帖最后由跳海自殺的鱼于 2009-7-20 14:04 编辑

4# ic.expert

不是很明白，希望ic斑竹能解释下，3Q

作者: ic.expert 时间: 2009-7-20 14:05
好像关键的Ｉｄｅａ都说了吧……

你还想听什么内容？

作者: 跳海自殺的鱼 时间: 2009-7-20 14:05
NOC？Network-on-Chip ？

作者: ic.expert 时间: 2009-7-20 14:08
对

作者: ic.expert 时间: 2009-7-20 14:09
对

作者: ic.expert 时间: 2009-7-20 14:16
建议你可以先看看量化方法第三版，第六章以及本章的Ref，然后做做书后习题。看完了估计那个网页就能明白了，这是一个系统的理论：〉

作者: 跳海自殺的鱼 时间: 2009-7-21 10:41
10# ic.expert

我买了第四版了。。。。。第三版没货= =

第四版似乎更加注重线程级并行了，向多核心方向发展

作者: 跳海自殺的鱼 时间: 2009-7-21 13:53
还想问ic斑竹一个cache的问题几块fully associative cache可以成为几路Set-associative

这个几路是不是在level 1中的那个几路的概念？

记得上次看一篇文章说几路的L1拥有不同的性能？是否是因为这种分路可以减少（或者增加）cache的缺失？
这种缺失是否可以用量化的方式进行推断思考还是说凭经验？

作者: ic.expert 时间: 2009-7-21 15:39

还想问ic斑竹一个cache的问题几块fully associative cache可以成为几路Set-associative

这个几路是不是在level 1中的那个几路的概念？

记得上次看一篇文章说几路的L1拥有不同的性能？是否是因为这种分路可以减 ...
跳海自殺的鱼发表于 2009-7-21 13:53

第一行没看懂…… Fully-associative是没有Way的概念的……

关于Cache结构如何设计可以看看《量化方法》第三版第五章，上面说了详细的介绍和性能分析。

作者: ic.expert 时间: 2009-7-21 15:42

10# ic.expert

我买了第四版了。。。。。第三版没货= =

第四版似乎更加注重线程级并行了，向多核心方向发展
跳海自殺的鱼发表于 2009-7-21 10:41

第四版得看英文版，中文翻译的有问题。而且第四版缩水很多，很多传统技术都放到附录里面的，附录都没有印在书上……。这本书最好先看第三版，再看第二版，效果会不错。第四版就不用买了，顶多看看光盘上的附录。

作者: ic.expert 时间: 2009-7-21 16:00
不过通过低位译码来拼接FA$的确可以拟合出Way的概念出来，但是这样就会导致Mapping Memory Size的变化了。等于在Memory上也要做一个低位译码的拼接~。

作者: 跳海自殺的鱼 时间: 2009-7-21 17:05
本帖最后由跳海自殺的鱼于 2009-7-21 17:14 编辑

14# ic.expert

我已经买了啊。。。。里面翻译确实有些很奇怪，但是能勉强看懂意思。

一定要买第三版？。。。。。。当当第三版都下架了，我在济南这也没找到。。。电子书倒是有但相当模糊，CD的附录都打出来了。。。。。

作者: 跳海自殺的鱼 时间: 2009-7-21 17:08
13# ic.expert

那我把原文发上来吧，可能我表述不太准确。

“直接映射仅仅是一个简单的1路组互联，而一个有m块的全相联cache可以称为m路组相联，也就是说，这里直接映射可以视为有m组的组相联映射，而全相联是只有1组的组相联映射”

不知道这里的way和L1里面的一不一样

作者: ic.expert 时间: 2009-7-21 17:18
这种文章你还是别看了……网络业余的科普文吧，不是专业杂志和书籍上面的巴？

我翻译到正常话：

Direct Mapping仅仅是一个简单的1-way Associative，而一个有m个Block/Cache line的 Full-associative cache可以称为m-way Associative Cache，也就是说，上述这里Fully-associative可以视为有Cacheline Num. way-Associative ，而Dicect Mapping是只有1-way Associative

最后那句话，整个写反了。建议你还是看教材把。

作者: Edison 时间: 2009-7-21 17:51
我前年的文章，相信在介绍上更简洁：

http://www.pcinlife.com/article/cpumb/2007-09-18/1190104122d436_8.html

目前通用处理器L2 cache相联度实作最高的纪录应该是VIA的C7，有32-way......不过这看上去是一个完全为了节电而不是为了性能的选择（C7只有128KB L2 cache）。

组相联是cache的内存地址映射三种方式之一，另外两种映射方式为直接映射和全相联：

直接映射是最简单的方式，每条cache-line都有固定对应的若干主内存地址。

全相联就是主内存中任何地址的数据都可以存放在cache中的任何一条cache-line里。

组相联就是指数条cache-line被为安排一组，每组可以对应主内存中的若干固定地址。每组包含多少条cache-line，就是多少路相联度。

组相联度越高，Cache的命中率就越高，不过要是不命中的话缺失代价也越高，因为搜索的时间会更长。

作者: ic.expert 时间: 2009-7-21 17:56
还是陈先生厉害~~ ：〉

作者: 跳海自殺的鱼 时间: 2009-7-21 21:06
19# Edison

哦，那我一定拜读

作者: 跳海自殺的鱼 时间: 2009-7-21 21:07
18# ic.expert

ic斑竹。。。。。转的那个是量化第四版上的。。。。。

作者: 跳海自殺的鱼 时间: 2009-7-21 21:13
“组相联度越高，Cache的命中率就越高”

E大可以详细解释一下吗？

作者: ic.expert 时间: 2009-7-21 22:11

18# ic.expert

ic斑竹。。。。。转的那个是量化第四版上的。。。。。
跳海自殺的鱼发表于 2009-7-21 21:07

奥？是么！！北航那哥们实在要负责任，译者人品不错，书质量差了点~~

前两板都没这种情况。

作者: 跳海自殺的鱼 时间: 2009-7-22 11:08
24# ic.expert

哦= =指错似乎能得到1美元的奖励~~~

作者: ic.expert 时间: 2009-7-22 21:12
你哪个学校的？还是去先上一下你们学校的体系结构课吧，先入个门。：〉

那书最好看英文版的。

作者: Edison 时间: 2009-7-22 21:18

“组相联度越高，Cache的命中率就越高”

E大可以详细解释一下吗？
跳海自殺的鱼发表于 2009-7-21 21:13

很简单，因为每组 cache line 对应的主内存地址更多，老虎机就越有机会打中。

作者: 跳海自殺的鱼 时间: 2009-7-23 11:12
27# Edison

老虎机。。。。。3Q

作者: 跳海自殺的鱼 时间: 2009-7-23 11:13
26# ic.expert

我高中生，过了暑假高二= =

PS：顺便看了看高二的计算机课本，基本上全都是软件应用（比如PS，ACDSee什么的）。。。。。

作者: 跳海自殺的鱼 时间: 2009-7-23 11:36
本帖最后由跳海自殺的鱼于 2009-7-23 11:37 编辑

在这个帖子还想问E大和ic版两个小问题

倍频是怎么实现的（其实我一直以为和pipeline的宽度有关，但是似乎一些CPU的倍频是可调节的。。）？有人说是用电压控制。。。。

外频和FSB（在I中）为什么会有4倍的关系？如果深入来看外频是指哪个部分的指令发射速度？或者说其实倍频是人为引入的参数?

小鱼儿先谢谢了

作者: Edison 时间: 2009-7-23 11:56
与主题不相干的其他话题请另开主题。

作者: ic.expert 时间: 2009-7-23 16:50
这么空着说等于纸上谈兵，你可以自己写一个Cache出来你就知道了。

关于倍频，在技术上我们叫做Multiclock Domain，任何一本Cadence/Synopsys的Synthesis手册都会有基本讲解。至于CPU的外频和前端总线的关系，你可以看一些PCB ROunting的资料，上面都会有板级走线的一些建议~

欢迎光临 POPPUR爱换 (https://we.poppur.com/)