POPPUR爱换

标题: AMD发布K8L微架构部分细节添加90nm K8 die shot比较图四内核面积只比Core2 Duo大7% [打印本页]

作者: Edison 时间: 2006-5-17 09:15
标题: AMD发布K8L微架构部分细节添加90nm K8 die shot比较图四内核面积只比Core2 Duo大7%
Advanced Micro Devices will come out with a new chip architecture next year, and it's not messing with the basic formula that has helped it take market share away from Intel.

The new chip architecture--currently dubbed the Next Generation Processor Technology--enhances the design underlying the current Opteron, Turion and Athlon 64 chips. Performance will increase and AMD will keep a lid on power consumption, but the company has veered away from making radical conceptual changes in the overall blueprint. Processors built under the new design will come out in 2007.

"Rather than focus on coming out with a new core every other year, we're focusing on the big picture" of overall system performance, said Chuck Moore, a senior fellow at AMD.

Intel, by contrast, is overhauling the basic architecture of its chips in the second half of 2006 and will follow with more incremental design changes in subsequent years. The company asserts that processors based on the architecture--Merom, Conroe and Woodcrest, will substantially outdo contemporary AMD chips by 20 percent and reduce power consumption.

While Moore didn't make a point-for-point comparison with Intel's future chips, he asserted that right now AMD is beating the company he called AMD's nearest competitor.

"When you compare the performance and power consumption, there is an enormous difference," he said.

Which company comes out with the superior chip architecture over the next 18 months will be one of the big issues in the PC market in 2007 and will ultimately depend on a host of factors.

Chips built under the new AMD architecture will feature a faster version of HyperTransport, an input-output technology featured on AMD chips. HyperTransport 3.0, recently approved by the standards body that governs the development of the technology, will accomplish 5.2 gigatransfers (5.2 billion transfers of data) per second, Moore said. Although it doesn't get as much attention as 64-bit processing, HyperTransport is behind much of the performance gains of AMD chips in recent years.

The new chips will also sport four processing cores. AMD's best chips currently come with two processing cores.

One of the biggest changes will come in the caches, reservoirs of memory built into the processor for rapid data access. In current AMD chips, each core has two caches and those caches are completely dedicated to their respective cores. In future chips, each core will also have two dedicated caches, but the cores will also share a third cache. With the third cache, the processor will less often have to fetch data from main memory--a time-consuming process.

Intel chips typically have larger caches. Intel, however, does not integrate a memory controller onto its chips like AMD does. This also cuts down memory latency. Whether it's better to have a larger cache and a separate memory controller or a smaller cache with an integrated memory controller is the source of an ongoing debate between the two companies.

The upcoming AMD chips will also curb power consumption by allowing the memory controller or the processor core to independently power down during idle periods, Moore said. The memory controller and processing cores currently slow down during slow periods, but only when both are relatively idle.

The integrated memory controller on the new chips will also connect to DDR2 memory and accommodate DDR3, a memory specification under construction, at the appropriate time, Moore added. Intel will match its future server chips with another memory standard, called FB-DIMM. Again, which of these is better is under debate between the two companies. AMD says that FB-DIMM produces more heat.

An Intel representative said the amount of extra energy is minimal, adding that AMD won't support FB-DIMM faster than standard DDR memory because of the integrated memory controller.

Moore outlined AMD's plans at the Spring Processor Forum in San Jose, Calif.

作者: Edison 时间: 2006-5-17 09:17
IN HIS KEYNOTE, AMD's Chuck Moore basically laid out the K8L in slightly more detail than we did. Either way, here are the highlights.

First, it has a shared expandable L3 cache, necessary because it is a native quad-core design. The one massive enhancement to the mix is that AMD finally has the ability to independently change core voltages for power savings. It now can also change the north bridge voltage independently of the cores. This is a huge win, we are told voltage differentials and problems with them were one of the main scaling headaches of the K8 core to this point.
[attach]538115[/attach]

Next is memory. The new core will support 48-bit addressing and 1GB pages. Cray and SGI will be very happy with this, until they hit that memory wall again. There is also official co-processor support, strongly hinted to be on a HTX card. The key here will be the platform is aware of them vs having to hack them in.

The other whopper Chuck dropped was that DDR2 is coming and DDR3 is in the wings when the spec 'settles down'. Old news, FB-DIMMs are the future, right? AMD has said they are supporting them, but the big news is that they are not forcing support. Unlike Intel's approach, Blackford supports only FBD, AMD will let you choose. This seems to strongly suggest that the controller on the later gens will be quite flexible indeed.

Next up is RAS, another area where AMD is sorely lacking. It is addressing the major sore points with support for memory mirroring, data poisoning support, and HT retry. It looks like it is following the IBM roadmap more than the Intel one here.

IPC is also going up in a big way. It is doing the obvious doubling of SSE/FP resources, old news now, but it goes a lot deeper than that. There are a bunch of added instructions, starting with the bit manipulation instructions LZCNT and POPCNT. It also added SSE extensions EXTRQ/INSERTQ and MOVNTSD/MOVNTSS. No word on SSE4 though.

The last bit is much more aggressive prefetch to 'feed the beast'. It has gone from 16B to 32B, an obvious step with the added SSE number crunching power. On top of this, it has out of order loads, and other tweaks to use the available bandwidth in a much more efficient manner.

For those who thought K8L was more or less a tweaked K8, you are wrong. It looks like no part of the core has been left unmolested by the elves working the CAD stations. It looks like AMD will have a credible response to the Intel MCW architecture after all. 2007 will be a fight after all. µ

我做了K8L和目前90nm dual core K8的die shot比较：

作者: 黑真PIG 时间: 2006-5-17 10:07
4核心, 估计2008能发布...普及要等09年了

作者: 电脑是工具 时间: 2006-5-17 10:40
K8L明年上半年上市。

作者: 电脑是工具 时间: 2006-5-17 10:46
超过2倍的浮点性能很nb。同时兼容多种内存也很nb。
虚拟IO，不知道意味着什么，好像这个影响更大。

作者: 黑真PIG 时间: 2006-5-17 10:52

原帖由 电脑是工具 于 2006-5-17 10:40 发表
K8L明年上半年上市。

虽说"2007 will be a fight after all"

可Am2出了样品, 唱了快一年了还没有动静, 你信K8L 2007上半年上市?

作者: 电脑是工具 时间: 2006-5-17 11:08

原帖由 黑真PIG 于 2006-5-17 10:52 发表

虽说"2007 will be a fight after all"

可Am2出了样品, 唱了快一年了还没有动静, 你信K8L 2007上半年上市?

fans所以是fans，就是因为脑子坏掉了，自己都不知道自己在说什么。

AM2没动静？昨天刚发布了低功耗的AM2，一周后发布其他的AM2，这个月开始陆续供货。
AM2相比规划，延迟了大概2个月。65NM CD也延迟了一个半月，国内到现在都不知道去哪里找65nm的cpu。
K8L 08年才上市？ 07年AMD卖K10吗。猪也不会说这样的话，但脑子坏掉的fans就会。

作者: 黑真PIG 时间: 2006-5-17 11:18

原帖由 电脑是工具 于 2006-5-17 11:08 发表

fans所以是fans，就是因为脑子坏掉了，自己都不知道自己在说什么。

AM2没动静？昨天刚发布了低功耗的AM2，一周后发布其他的AM2，这个月开始陆续供货。
AM2相比规划，延迟了大概2个月。65NM CD也延迟了一个 ...

AMD从发布样品, 发布接口等等, 用了多久? 3个月前就有ES版了, 如今才发布. hoho

这种发布也是学ATI, 口头发布. 等一段时间才能铺货.

K8L目前只有文字资料, 连个图片都没有, 你说什么时候? :shifty:

而且K8L更要用AM3接口:sweatingbullets::sweatingbullets:

462 > 754 > 940 > 939 > AM2 > AM3 :sweatingbullets::sweatingbullets::sweatingbullets:

[ 本帖最后由黑真PIG 于 2006-5-17 11:21 编辑 ]

作者: GZboy 时间: 2006-5-17 11:22
提示: 作者被禁止或删除内容自动屏蔽

作者: ppzhong 时间: 2006-5-17 11:23
这种CPU，4核的估计真的没2008都出不来，纸上谈兵，谁都会啊，K8老了。。。。。。。。。。AMD的65纳秒看都没看到，别跟我说AMD用90NS做个4核心U。。。。。。。

作者: 黑真PIG 时间: 2006-5-17 11:26

原帖由 ppzhong 于 2006-5-17 11:23 发表
这种CPU，4核的估计真的没2008都出不来，纸上谈兵，谁都会啊，K8老了。。。。。。。。。。AMD的65纳秒看都没看到，别跟我说AMD用90NS做个4核心U。。。。。。。

这是4月才定的开发计划而已 :a)

某些人就说2007 上半年4核心... :sweatingbullets:

摆明学ATI, 先让fans YY去, 到时候慢慢延期啊延期...

作者: Edison 时间: 2006-5-17 11:31
怎么说K8L没有图片呢？我在贴中已经给出了K8L管芯的图片。

此外，你们看到的消息发布并不等于说消息发布的时候才确定cpu设计，大部分情况下都是在此前一年就已经确定了，只不过是基于各种原因一直处于保密状态。

K8L在07年年中或者下半年推出的机会相当大。

作者: 黑真PIG 时间: 2006-5-17 11:32

原帖由 Edison 于 2006-5-17 11:31 发表
怎么说K8L没有图片呢？我在贴中已经给出了K8L管芯的图片。

此外，你们看到的消息发布并不等于说消息发布的时候才确定cpu设计，大部分情况下都是在此前一年就已经确定了，只不过是基于各种原因一直处于保密状态 ...

虽然这样说, 但4核, 还是2008年比较相信 :lol:

作者: Edison 时间: 2006-5-17 11:34

原帖由 黑真PIG 于 2006-5-17 11:32 发表

虽然这样说, 但4核, 还是2008年比较相信 :lol:

四内核的K8L die size只有150平方毫米，die size只是比双内核的Conroe大10平方毫米，明年推出的机会远远大于2008年。

作者: 黑真PIG 时间: 2006-5-17 11:40

原帖由 Edison 于 2006-5-17 11:34 发表

四内核的K8L die size只有150平方毫米，die size只是比双内核的Conroe大10平方毫米，明年推出的机会远远大于2008年。

对我来说4核心还是梦想中的东西 :a)

作者: Edison 时间: 2006-5-17 11:43

原帖由 黑真PIG 于 2006-5-17 11:40 发表

对我来说4核心还是梦想中的东西 :a)

it is not a dream。

K8L牺牲cache容量换取更多的core以及内存传输通道，设计出发点和Intel那种凭庞大产能是很不一样的。

作者: babystudio 时间: 2006-5-17 11:44
提示: 作者被禁止或删除内容自动屏蔽

作者: 黑真PIG 时间: 2006-5-17 11:49

原帖由 babystudio 于 2006-5-17 11:44 发表
到那个时候Intel和AMD目前的处境相信会对调的

这个是服务器用的...

不是民用的:sweatingbullets:

最起码2007/2008 是这样

目前来看2006/2007 是靠AM2和扣肉鏖战...

[ 本帖最后由黑真PIG 于 2006-5-17 11:51 编辑 ]

作者: Edison 时间: 2006-5-17 11:52

原帖由 黑真PIG 于 2006-5-17 11:49 发表

这个是服务器用的...

不是民用的:sweatingbullets:

他们都是民用的，不是军用的。

150mm^2的die size非常不错，90nm Rev.F的die size是220mm^2，K8L的die size只有 90nm Rev.F dual core K8的68%左右。

换句话说，K8L制造成本是目前90nm双内核K8的68%。

作者: 黑真PIG 时间: 2006-5-17 11:57

原帖由 Edison 于 2006-5-17 11:52 发表

他们都是民用的，不是军用的。

150mm^2的die size非常不错，90nm Rev.F的die size是220mm^2，K8L的die size只有 90nm Rev.F dual core K8的68%左右。

换句话说，K8L制造成本是目前90nm双内核K8的68%。

高频产品良品率高一些就好了

民用的意思是... 家用计算机/个人电脑 :a)

作者: xreal 时间: 2006-5-17 12:31
)_)服务器版本先出吧应该是65nm的。

作者: L2S 时间: 2006-5-17 12:35

原帖由 GZboy 于 2006-5-17 11:22 发表
全文看完~结论——新一代硅渣:shifty:

真的看完了全文？:ermm:

是瞄见标题有“AMD”字眼就妄下结论吧(_(

作者: EterNaL 时间: 2006-5-17 12:36
感觉还是比较虚的东西~
老换接口决定不鸟AMD了

作者: xreal 时间: 2006-5-17 12:41
:blink:这个设计和ia64的4 core比较接近吧

作者: GZboy 时间: 2006-5-17 12:59
提示: 作者被禁止或删除内容自动屏蔽

作者: xreal 时间: 2006-5-17 13:11
:shifty:
core2不能4 core共享数据,intel的core2四核就是两个双核封装在一个pcb上。
怎么不看ia-64的四核什么样的？

[ 本帖最后由 xreal 于 2006-5-17 13:15 编辑 ]

作者: GZboy 时间: 2006-5-17 13:15
提示: 作者被禁止或删除内容自动屏蔽

作者: Edison 时间: 2006-5-17 16:53
原版幻灯片：

32 byte指令拾取
改进的分支预测
每周期4个双精度FLOP
FBD的支持...的确有些模糊，难道是把FBD的MC也一起做了进去？

作者: elisha 时间: 2006-5-17 18:40
简单多核vs复杂双核吗

不过要是跳票的话，可就是简单多核vs复杂多核了

作者: samsung 时间: 2006-5-17 19:04

頻率能到多少還是未知數

作者: hbdavidlee 时间: 2006-5-17 19:38
就目前的发展前景来看，AMD的市场很不容乐观.....65NM工艺自己都搞不定还要靠IBM的技术，这只能说明AMD的技术匮乏，就技术层面AMD绝对和intel没的比，至于A64这种借鉴alpha处理器的垃圾技术只能说是恰巧撞上p4 e的软肋大红大紫了一段时间，AMD向来都是预算不足的装机平台方案，预算充裕选择intel绝对是正途，一分钱一分货绝对的真理

作者: xreal 时间: 2006-5-17 19:49
-_-
amd要多赚些钱扩大生产和研发队伍才行，现在amd都是用一种产品对付intel几种产品，
可以动用的人力资源不是一个档次的。

作者: 电脑是工具 时间: 2006-5-17 20:06
这是HKEPC早前的报道

2006-5-3 16:30
收到一線台灣廠商的消息透露，近日AMD更新了未來處理器發展藍圖，加入了有關四核心處理器的發展路向，其首顆AMD Quad Core處理器將計劃於2007年第二季登場，它是一顆伺服器級Opteron處理器，代號為Deerhound是一顆65nm的產品，採用Socket F LGA1207處理器接口，記憶體控制器為Dual Channel及支持Registered DDR2記憶體，其中一大突破是AMD將首次加入Shared L2 Cache架構，四顆核心共同存取相同的L2 Cache，以提高Quad Core架構下L2 Cache的命中率。

該主機板廠商同指，2007年AMD將不會推出Quad Core的Desktop處理器，直至08年第一季才會推出代號為Greyhound的桌面四核心處理器，據廠商透露Greyhound是一顆微架構經改良的產品，同時接口將可能改用Socket AM3，並支持DDR2及DDR3記憶體種類，和Deerhound一樣採用Shared L2 Cache架構，並將會採用新一代的Hyper-Transport 3通訊協定。至2008年中旬，AMD將會推出第二代的Opteron Qual Core產品，核心代號為Zamora，將會改用FB-DIMM記憶體模組，支持新一代Hyper-Transport 3通訊協定，並首次加入Shared L3 Cache架構於Opteron處理器之中。

作者: 电脑是工具 时间: 2006-5-17 20:08

作者: 电脑是工具 时间: 2006-5-17 20:20
看起来AMD的服务器市场份额还会继续扩大。因为都是基于K8架构，很多技术显然可以轻易的用在桌面版的处理器上。

作者: rivaldoliu 时间: 2006-5-17 20:35

原帖由 hbdavidlee 于 2006-5-17 07:38 PM 发表
就目前的发展前景来看，AMD的市场很不容乐观.....65NM工艺自己都搞不定还要靠IBM的技术，这只能说明AMD的技术匮乏，就技术层面AMD绝对和intel没的比，至于A64这种借鉴alpha处理器的垃圾技术只能说是恰巧撞上p4 e的 ...

真是I饭到骨子里了……
那么PD VS X2的测试，属强属弱，很明显吧？而且AMD的双核的价格也在intel之上。多数预算不足的想用双核的都会选805、820之类的吧？
能用amd双核的，买电脑的预算至少要比用intel双核的预算高？

不要用扣肉出来砸了，要砸也去砸am2

作者: 一滴小汗 时间: 2006-5-17 20:51
俺已将其置顶

作者: ultraghost 时间: 2006-5-17 21:22
提示: 作者被禁止或删除内容自动屏蔽

作者: cxj3000 时间: 2006-5-17 23:10
这个架构看起来还不错，DIESIZE真的那么小？这样AMD就有本钱和INTEL周旋了，per core性能可能还是敌不过conroe，不过以4敌2，还是很有吸引力的~当然前提是尽快上市~~
否则等到08年INTEL的新架构出来，就又不好玩了~

作者: oliverli 时间: 2006-5-18 00:52
看来针对扣肉的YY正式宣布结束了

作者: elisha 时间: 2006-5-18 04:32

原帖由 oliverli 于 2006-5-18 00:52 发表
看来针对扣肉的YY正式宣布结束了

:thumbsup:针对K8L的YY绝不是现在才开始的

作者: dioxide 时间: 2006-5-18 15:42
学习的。。。。
CPU板块还是可以学到东西的。

作者: dalao123 时间: 2006-5-18 17:00
我对电脑的性能要求只有压片和采集了。

作者: vivalinux 时间: 2006-5-18 19:41

原帖由 黑真PIG 于 2006-5-17 11:18 发表

AMD从发布样品, 发布接口等等, 用了多久? 3个月前就有ES版了, 如今才发布. hoho

这种发布也是学ATI, 口头发布. 等一段时间才能铺货.

K8L目前只有文字资料, 连个图片都没有, 你说什么时候? :shifty:

而 ...

ES版的时间跟正式版上市时间关系不大。从第一次Sample tape out，到正式版之间，一般会有五六次甚至更多的tape out，来修正functional bug和timing violation，中间相隔至少一年以上。所说的ES，只不过是某批tape out而已。如果官方控制不是太严格，那么这种ES就会看到的早一些，如果相反，那么只能在上市前不久看到ES。

K8L没有图片可能只是官方控制而已，要是计划07年上市，那么现在至少应该有一次tape out了，更不要说layout，甚至Floorplan。

说这些没啥意思，也不关fan不fan的问题，普及点知识而已。

作者: OST_2005 时间: 2006-5-19 12:54
提示: 作者被禁止或删除内容自动屏蔽

作者: complexmind 时间: 2006-5-19 16:33
标题: 谢谢了！！！！大虾！！
都是些英文，给个翻译可以不？？
谢谢啦！:blink::blink::blink:

作者: DiabloII 时间: 2006-5-19 16:45
双核多任务已经有余...
还4核，对程序员是很大的挑战...目前双核的游戏应用YY成分居多。

INTEL和AMD真是的...

作者: 密码错误 时间: 2006-5-19 22:00
提示: 作者被禁止或删除内容自动屏蔽

作者: xreal 时间: 2006-5-19 23:21
:blink:桌面应用4core意思不大吧，服务器的话比较有利，做虚拟化。

作者: Bohr 时间: 2006-5-20 00:42
提示: 作者被禁止或删除内容自动屏蔽

作者: 密码错误 时间: 2006-5-20 12:34
提示: 作者被禁止或删除内容自动屏蔽

作者: noble_long 时间: 2006-5-20 21:38
提示: 作者被禁止或删除内容自动屏蔽

作者: hammerking 时间: 2006-5-20 22:53
提示: 作者被禁止或删除内容自动屏蔽

作者: hammerking 时间: 2006-5-20 23:19
提示: 作者被禁止或删除内容自动屏蔽

作者: hammerking 时间: 2006-5-20 23:44
提示: 作者被禁止或删除内容自动屏蔽

作者: Dr.BT 时间: 2006-5-20 23:46

原帖由 hammerking 于 2006-5-20 23:44 发表
如果65nm工艺下qc的k8L核心面积真的是只有150mm^2，那dc核心面积肯定在100mm^2以内，amd的产能问题会得到很大程度上的解决，不过不知道amd怎么做到的，即使per core L2减少到512k，考虑到四个核心，且核心有重大改 ...

感觉150还是太夸张了
能低于300应该很不错了
毕竟这个规格摆在这里了
现在的问题就是手工优化的程度了

作者: spinup 时间: 2006-5-21 00:02

原帖由 hammerking 于 2006-5-20 23:44 发表
如果65nm工艺下qc的k8L核心面积真的是只有150mm^2，那dc核心面积肯定在100mm^2以内，amd的产能问题会得到很大程度上的解决，不过不知道amd怎么做到的，即使per core L2减少到512k，考虑到四个核心，且核心有重大改 ...

K8因为集成了MC,所以不能按老的思路看.
现在的90nma64x2总面积为193平方毫米,其中2ML2占面积80平方毫米不到,核心又比L2面积略小一些.
所以电路面积小于150平方毫米.其余的是I/O与驱动部分.intel芯片中I/O与驱动部分非常小,基本可以忽略.

90nm-->65nm一般来说相同结构的电路,总面积少一半.所以如果是与K8相同的核心做成4核的话,核心+4M缓存也将不过150平方毫米.考虑到布局与核心间联系,2M缓存+4核心150平方毫米是差不多的.加上另外2ML3和I/O驱动,总面积应该在230-250平方毫米范围

作者: hammerking 时间: 2006-5-21 00:17
提示: 作者被禁止或删除内容自动屏蔽

作者: spinup 时间: 2006-5-21 00:24

原帖由 hammerking 于 2006-5-21 00:17 发表

按你这么说还是比150mm^2大得多啊。

:lol:这个其实是AMD比较有利的地方.虽然面积大,成本并不高.单纯计算核心电路面积就可以了.
AMD把其他部分画成灰色,估计就是这个意思

作者: hammerking 时间: 2006-5-21 00:32
提示: 作者被禁止或删除内容自动屏蔽

作者: smartcub 时间: 2006-5-21 09:30
标题: 回复 #28 GZboy 的帖子

原帖由 GZboy 于 2006-5-17 13:15 发表

Ｋ８Ｌ的对手会是ＣＯＲＥ２吗？:shifty:

是ＣＯＲＥ２的后续版本，原生４核的

查一下ＩＮＴＥＬ　０７年的时间表再回来说吧。-_-

能给个Intel的时间表连接么？去I的网站上转了半天没找到。

[ 本帖最后由 smartcub 于 2006-5-21 09:32 编辑 ]

作者: GZboy 时间: 2006-5-21 09:36
提示: 作者被禁止或删除内容自动屏蔽

作者: hammerking 时间: 2006-5-21 11:02
提示: 作者被禁止或删除内容自动屏蔽

作者: GZboy 时间: 2006-5-21 11:04
提示: 作者被禁止或删除内容自动屏蔽

作者: hammerking 时间: 2006-5-21 11:06
提示: 作者被禁止或删除内容自动屏蔽

作者: GZboy 时间: 2006-5-21 11:07
提示: 作者被禁止或删除内容自动屏蔽

作者: FM 时间: 2006-5-21 17:58
K8加L2效果很不明显,如果效果好的话,早就加了

作者: shu0202 时间: 2006-7-5 09:17
多核心AMD居然比Intel跑得更快，真让Intel挠心啊。

作者: hopetoknow2 时间: 2006-7-5 09:47

原帖由 shu0202 于 2006-7-5 09:17 发表
多核心AMD居然比Intel跑得更快，真让Intel挠心啊。

呵呵，说反话。
Intel四核比AMD来的更快

作者: hopetoknow2 时间: 2006-7-5 09:57

原帖由 hammerking 于 2006-5-20 23:44 发表
如果65nm工艺下qc的k8L核心面积真的是只有150mm^2，那dc核心面积肯定在100mm^2以内，amd的产能问题会得到很大程度上的解决，不过不知道amd怎么做到的，即使per core L2减少到512k，考虑到四个核心，且核心有重大改 ...

谁说qc的k8L核心面积真的是只有150mm^2？
根据65nm的K8单核尺寸看，恐怕>>150mm^2.

根据65nm的K8双核看，恐怕>Conroe 2M版
而K8L双核也并不会小于K8双核。

尺寸处于劣势

核心重大改进？
K8L落后一年推出，但是DC的K8L核心要和Conroe比整数性能已经100%的输掉了。
而浮点，128比特浮点SIMD处理几乎是在步Conroe设计后尘，能够多大程度上缩小和Conroe之间差距，目前更是未知数。

作者: hammerking 时间: 2006-7-5 12:16
提示: 作者被禁止或删除内容自动屏蔽

作者: hopetoknow2 时间: 2006-7-5 12:23

原帖由 hammerking 于 2006-7-5 12:16 发表

kao,这么老的帖子又挖出来的，我自己也不大相信qc k8L的die只有150mm^2，chip－architech的说法，仅供参考。至于核心改进么　。＃走着瞧B)

150mm2简直是乱来。
看看真正使用65nm核心，合理构造出来的K8L图吧:

3倍于65nm的K8单核

换算下来K8L (QC)其面积几乎>310mm2

远远超过Conroe 4M的140mm2两倍还多。

[ 本帖最后由 hopetoknow2 于 2006-7-5 12:24 编辑 ]

作者: hopetoknow2 时间: 2006-7-5 15:07

原帖由 hammerking 于 2006-5-20 23:19 发表

呵呵，如果真是这么sb，那么amd的工程师且不是白痴？应该聘请你去设计cpu，少来这胡说八道了。
amd目前不用share L2的最大原因是k8的L1,L2结构不适合share L2,，k8的L1中有的数据，L2中不会有，如果共享L2，会 ...

错误的陈述

A U就是用Write back / write allocation缓存。

Write back / write allocation的缓存是什么东西？到底知不知道？

最大的区别是：AMD采用了，在A_饭眼中就变成什么特殊玩意了？

还说什么明年初K8L双核，十有八九又是以讹传讹， 65nm的K8双核当成K8L了。

作者: hammerking 时间: 2006-7-5 15:16
提示: 作者被禁止或删除内容自动屏蔽

作者: hopetoknow2 时间: 2006-7-5 15:22

原帖由 hammerking 于 2006-7-5 15:16 发表
唉，懒得跟你说了，你所谓的论据全部是自己的臆测，自己慢慢yy把。(_(

毫无任何根据，应该是你。你代替AMD的老总，提前公布时间表。这样的A_饭又不是一个两个了。

至于谈K8的缓存，更没谱了。恐怕连WB和WA的基本概念都分不清。

而K8L双核的整数性能必然惨败于Conroe，根本没有任何悬念，这一点你敢不敢打个赌？
借你一个胆，你都不敢

作者: teddytao 时间: 2006-7-5 15:30
这个贴非常具有潜力

作者: 单晶硅传奇 时间: 2006-7-5 15:44

原帖由 hopetoknow2 于 2006-7-5 12:23 发表

150mm2简直是乱来。
看看真正使用65nm核心，合理构造出来的K8L图吧:

3倍于65nm的K8单核

换算下来K8L (QC)其面积几乎>310mm2

远远超过Conroe 4M的140mm2两倍还多。

这个图片又不是AMD官方公布的，只是网上流传的，况且即使是早期的核心也不足以说明最终的实际成品

作者: hopetoknow2 时间: 2006-7-5 15:50

原帖由 单晶硅传奇 于 2006-7-5 15:44 发表

这个图片又不是AMD官方公布的，只是网上流传的，况且即使是早期的核心也不足以说明最终的实际成品

那个就是65nm die，和AMD公布的一致, 自己看去

作者: 单晶硅传奇 时间: 2006-7-5 16:11

原帖由 hopetoknow2 于 2006-7-5 15:50 发表

那个就是65nm die，和AMD公布的一致, 自己看去

这个是65nm K8吧，K8L 64K的L1哪会那么大？

作者: AFXIF 时间: 2006-7-5 16:14
一致归一致……
这65nm单核面积有100mm？
这90nm的也只有那么多么……

作者: hopetoknow2 时间: 2006-7-5 16:16

原帖由 单晶硅传奇 于 2006-7-5 16:11 发表

这个是65nm K8吧，K8L 64K的L1哪会那么大？

K8L图片AMD公布过，不是流传的。

而我上面给的K8L图是(就是有512KB的L2)在和65nm的K8，对比产生出来的。

--> 面积3倍于65nm的K8。

而65nm的K8单核有多大？很惊人的107mm2

作者: potomac 时间: 2006-7-5 16:20
提示: 作者被禁止或删除内容自动屏蔽

作者: hopetoknow2 时间: 2006-7-5 16:26

原帖由 potomac 于 2006-7-5 16:20 发表
K8L什么时候推出都是问题哦。)_)

AMD的CEO已经明确表示2008推出下一代构架。

AMD公布K8L是明年会推出。

2008年那个新架构应该不是K8L了， K8架构惨遭抛弃。
K8L真短命。

作者: popwangyuII 时间: 2006-7-5 21:01

原帖由 Edison 于 2006-5-17 11:43 发表

it is not a dream。

K8L牺牲cache容量换取更多的core以及内存传输通道，设计出发点和Intel那种凭庞大产能是很不一样的。

恩，完全同意

作者: maomaobear 时间: 2006-7-5 21:38
k8l=k6-3

amd翻身还要看k9或者k10

作者: 单晶硅传奇 时间: 2006-7-5 21:54

原帖由 maomaobear 于 2006-7-5 21:38 发表
k8l=k6-3

amd翻身还要看k9或者k10

完全不像，K6-3是不惜成本的缓存的架构，K8L是极其精简成本的缓存架构，两者正好相反，虽然都有L3

作者: FENG950 时间: 2006-7-5 21:56

原帖由 单晶硅传奇 于 2006-7-5 21:54 发表

完全不像，K6-3是不惜成本的缓存的架构，K8L是极其精简成本的缓存架构，两者正好相反，虽然都有L3

K6-3哪里有L3了？:blink:难道主板的SRAM也能算K6-3自己的缓存？

作者: 单晶硅传奇 时间: 2006-7-5 22:10

原帖由 FENG950 于 2006-7-5 21:56 发表

K6-3哪里有L3了？:blink:难道主板的SRAM也能算K6-3自己的缓存？

那还是CPU的片外缓存，不是主板缓存

作者: FENG950 时间: 2006-7-5 22:13

原帖由 单晶硅传奇 于 2006-7-5 22:10 发表

那还是CPU的片外缓存，不是主板缓存

K6-3有自己的片外缓存吗？不过是集成了二级缓存，又是Super7平台，自然主板的缓存就退居“L3”了，这样说那老奔腾也有L2了。

作者: 单晶硅传奇 时间: 2006-7-5 22:22
标题: 回复 #89 FENG950 的帖子
没错啊K6-2的L2也是集成在主板上的，当时的技术没那么先进CPU集成度不高，但无论集成在哪里它都是给CPU用的缓存

作者: FENG950 时间: 2006-7-5 22:27

原帖由 单晶硅传奇 于 2006-7-5 22:22 发表
没错啊K6-2的L2也是集成在主板上的，当时的技术没那么先进CPU集成度不高，但无论集成在哪里它都是给CPU用的缓存

但是那不能算CPU自己的缓存吧？再怎么着也得在一块基板上吧？也没人说K6-2或是Pentium有L2的。

作者: AFXIF 时间: 2006-7-6 01:59
107mm2……
这太扯了……晶体管应该没增加多少呀……
虽然我也找不到现在的单核是多少面积，但是512KL2的双核也才147mm2。

这65nm白用的么，还是有什么改动么？难道L2加到2M了？

作者: 14327525 时间: 2006-7-11 00:26
提示: 作者被禁止或删除内容自动屏蔽

作者: iCer 时间: 2006-10-24 17:15
楼里的一些core fans 老是用 shared L2 cache 来 B4 K8L的 dedicated L2 cache.
未免"皇帝不急太监先急"了:loveliness:
dedicated cache 也是一种设计方向，shared cache 和 dedicated cache 孰优孰劣还是结合具体的产品分析比较好。待K8L vs quad-core Conroe后再评论不迟

作者: Prescott 时间: 2006-10-24 17:40

原帖由 iCer 于 2006-10-24 17:15 发表
楼里的一些core fans 老是用 shared L2 cache 来 B4 K8L的 dedicated L2 cache.
未免"皇帝不急太监先急"了:loveliness:
dedicated cache 也是一种设计方向，shared cache 和 dedicated cache 孰优 ...

反正Conroe比K8好，K8L也用Shared L3。
:lol:

另外，这个标题，现在看来实在是要汗一下。:a)

作者: elisha 时间: 2006-10-24 19:33
这标题,很值得挖坟啊:lol:

作者: ximimi 时间: 2006-10-24 21:25
4核未必就是2核的对手啊

ultra sparcIV不就是8核都打不过人家2核么:loveliness:

作者: Songhaipeng 时间: 2006-10-25 09:36
看到这个东西。我决定一年内不在升级了

用OP146 OC2.8G等到K8L上市后再换

作者: itany 时间: 2006-10-25 11:14

原帖由 iCer 于 2006-10-24 17:15 发表
楼里的一些core fans 老是用 shared L2 cache 来 B4 K8L的 dedicated L2 cache.
未免"皇帝不急太监先急"了:loveliness:
dedicated cache 也是一种设计方向，shared cache 和 dedicated cache 孰优 ...

人家说分离的L2不好，AMD没急，您倒是急了……

作者: yoyofuture88 时间: 2006-10-29 19:39
K8L要性能比CONORE快一倍才yy

欢迎光临 POPPUR爱换 (https://we.poppur.com/)