POPPUR爱换

标题: 4核心的Clovertown，功耗80W [打印本页]

作者: Prescott 时间: 2006-5-24 20:12
标题: 4核心的Clovertown，功耗80W
http://www.hkepc.com/bbs/news.php?tid=603854

前天cho表示怀疑来着。

作者: hammerking 时间: 2006-5-24 20:28
提示: 作者被禁止或删除内容自动屏蔽

作者: lsk918 时间: 2006-5-24 21:14
呵呵,和AMD有得一拼了

作者: Edison 时间: 2006-5-24 21:18
Clovertown 3GHz什么时候成了Mainstream，明明写着<120watt。

IDF SZ刚刚回来，那个罗杰飞说什么L1 D没有互通，数据交换必须依赖L2@_@。

作者: hammerking 时间: 2006-5-24 21:19
提示: 作者被禁止或删除内容自动屏蔽

作者: los_parrot 时间: 2006-5-24 21:20
TDP还是实际功耗？

作者: GZboy 时间: 2006-5-24 21:22
提示: 作者被禁止或删除内容自动屏蔽

作者: Prescott 时间: 2006-5-24 21:27

原帖由 Edison 于 2006-5-24 21:18 发表
Clovertown 3GHz什么时候成了Mainstream，明明写着<120watt。

IDF SZ刚刚回来，那个罗杰飞说什么L1 D没有互通，数据交换必须依赖L2@_@。

如果你仔细看我的原文，就不会认为我说的是3G的Clovertown。

作者: GZboy 时间: 2006-5-24 21:32
提示: 作者被禁止或删除内容自动屏蔽

作者: Edison 时间: 2006-5-24 21:41
即使是2.5GHz的Clovertown也要远高于80watt。

作者: GZboy 时间: 2006-5-24 21:44
提示: 作者被禁止或删除内容自动屏蔽

作者: Edison 时间: 2006-5-24 21:49

原帖由 GZboy 于 2006-5-24 21:44 发表

有2.5G的Clovertown吗？？？

Clovertown不是跑266外频？

这说的是根据他原文说直接推算的clock speed。

另外，我已经确认过Conroe 2.93（E6800，以及3.2GHz的E6900）的TDP是80watt，而不是Prescott说的65瓦。

之前外面曾经有一个table，里面写着65瓦是错误的，Intel那个时候给出的资料在6800/6900两行那里本来一直都是用"--"代替，表示待定而已，部分媒体/网友就自作聪明填上65watt。

事实上，HKEPC上面给出的slide也只是一个target，Intel当时演示的时候只有一个2.66ghz的sample（更早之前是一个~2.0ghz的），最近这个target已经作了一些修订。

作者: GZboy 时间: 2006-5-24 21:55
提示: 作者被禁止或删除内容自动屏蔽

作者: Edison 时间: 2006-5-24 21:57

原帖由 GZboy 于 2006-5-24 21:55 发表

哪么 L1 D没有互通是哪个？:blink:

Conroe，其实当然包括了同家族的其他版本。

罗杰飞煞有其事的在我面前画架构图，要是我当时拿着个notebook的话，肯定会打开给他看看LA IDF的slide@_@。

作者: Prescott 时间: 2006-5-24 21:59

原帖由 Edison 于 2006-5-24 21:41 发表
即使是2.5GHz的Clovertown也要远高于80watt。

呵呵，只能说，慢慢看吧。

作者: spinup 时间: 2006-5-24 22:00

原帖由 GZboy 于 2006-5-24 21:55 发表

哪么 L1 D没有互通是哪个？:blink:

估计是全部都没有.

intel给的PDF里面画了一条L1-->L2--->L1的箭头线,估计意思是两个核心可以互相联系.
如果L1互通应该是L1-->L1的箭头线了

作者: 电脑是工具 时间: 2006-5-24 22:00
K8L在四核上，将能独立控制每个核的电压，功耗也不会高。

看到功耗越来越低是爽阿。一个cpu上百瓦，几百瓦，那叫什么事嘛。
希望以后的低端u功耗向15w迈进。

作者: GZboy 时间: 2006-5-24 22:01
提示: 作者被禁止或删除内容自动屏蔽

作者: Prescott 时间: 2006-5-24 22:01

原帖由 Edison 于 2006-5-24 21:57 发表

Conroe，其实当然包括了同家族的其他版本。

罗杰飞煞有其事的在我面前画架构图，要是我当时拿着个notebook的话，肯定会打开给他看看LA IDF的slide@_@。

罗杰飞是谁？:unsure:

作者: Edison 时间: 2006-5-24 22:09

原帖由 Prescott 于 2006-5-24 22:01 发表

罗杰飞是谁？:unsure:

this guy: http://www.intel.com/pressroom/kits/bios/plowney.htm :)

作者: 电脑是工具 时间: 2006-5-24 22:11
英特尔院士，数字企业事业部编译器及架构高级开发总监罗杰飞
http://www.pconline.com.cn/news/yj/0605/799803.html

罗杰飞：在300mm的制程上，能够生产出2.4倍数量的65纳米处理器。在晶圆生产良率的问题上，跟切割技术有关，若能够进一步提高的话，就能进一步提高良率。

这个2.4倍是跟90nm制程相比？是这样的话，这成本差异好像大的不行。

作者: Prescott 时间: 2006-5-24 22:17

原帖由 Edison 于 2006-5-24 22:09 发表

this guy: http://www.intel.com/pressroom/kits/bios/plowney.htm :)

:sweatingbullets:
还是说英文比较好。
这个更是看不懂：

“他表示，Conroe中两个FPU是对等，而且一个是进行加的运算功能，一个是进行乘的运算功能。Conroe并不支持FMA，支持乘法的浮点运算方面不能够支持当地的128bit的运算，不过能支持2×64bit或者4×32bit的运算。”

作者: zacard 时间: 2006-5-24 22:19
提示: 作者被禁止或删除内容自动屏蔽

作者: maomaobear 时间: 2006-5-24 22:39
IDF SZ刚刚回来，那个罗杰飞说什么L1 D没有互通，数据交换必须依赖L2@_@。

难道大家又都被骗了?

作者: Edison 时间: 2006-5-24 22:40
和英文交流与否关系不大，他自己在纸片上画的就是L1 D x得放到L 2后，然后Core non-x才能吃到这个数据。

作者: GZboy 时间: 2006-5-24 22:50
提示: 作者被禁止或删除内容自动屏蔽

作者: GZboy 时间: 2006-5-24 22:53
提示: 作者被禁止或删除内容自动屏蔽

作者: Edison 时间: 2006-5-24 22:57
B0是改善了稳定性而已。

作者: GZboy 时间: 2006-5-24 23:01
提示: 作者被禁止或删除内容自动屏蔽

作者: Jason21 时间: 2006-5-24 23:03

原帖由 GZboy 于 2006-5-24 23:01 发表

通常英文字母后的数字是修正BUG改善稳定性
如A0 ->A1
字母的变化才是增/减功能或改进性能。
如A1->B0

C大的B0好像更好超了。

作者: Prescott 时间: 2006-5-24 23:05

原帖由 Edison 于 2006-5-24 22:40 发表
和英文交流与否关系不大，他自己在纸片上画的就是L1 D x得放到L 2后，然后Core non-x才能吃到这个数据。

你确定是画到L2，而不是画到附近什么别的地方？B)

作者: GZboy 时间: 2006-5-24 23:17
提示: 作者被禁止或删除内容自动屏蔽

作者: Edison 时间: 2006-5-24 23:49

原帖由 Prescott 于 2006-5-24 23:05 发表

你确定是画到L2，而不是画到附近什么别的地方？B)

箭头指向的那个block写着L2，没有别的文字。

作者: GZboy 时间: 2006-5-24 23:51
提示: 作者被禁止或删除内容自动屏蔽

作者: Prescott 时间: 2006-5-25 00:17

原帖由 Edison 于 2006-5-24 23:49 发表

箭头指向的那个block写着L2，没有别的文字。

我只能说，yonah就有的东西，Core怎么会没有？

作者: Edison 时间: 2006-5-25 00:22

原帖由 Prescott 于 2006-5-25 00:17 发表

我只能说，yonah就有的东西，Core怎么会没有？

http://www.sandpile.org/impl/pm.htm

"L1-to-L1-via-L2 Connection (65 nm)"

作者: Prescott 时间: 2006-5-25 00:30

原帖由 Edison 于 2006-5-25 00:22 发表

http://www.sandpile.org/impl/pm.htm

"L1-to-L1-via-L2 Connection (65 nm)"

这个和以色列团队的某人告诉我的不一样。
而且：
http://www.sandpile.org/impl/core.htm

[ 本帖最后由 Prescott 于 2006-5-25 00:33 编辑 ]

作者: Edison 时间: 2006-5-25 00:32

原帖由 Prescott 于 2006-5-25 00:30 发表

这个和以色列团队的某人告诉我的不一样。

他和你说的是1个thread的时候还是两个thread的时候？

作者: Prescott 时间: 2006-5-25 00:45

原帖由 Edison 于 2006-5-25 00:32 发表

他和你说的是1个thread的时候还是两个thread的时候？

也许我们对L1-L1 data transfer的理解不同，如果Core 0的L1 miss，而需要的cache line又在 Core 1的L1中，那么这个cache line是可以直接通过core之间的bus传输，而无须先写回L2。

欢迎光临 POPPUR爱换 (https://we.poppur.com/)