POPPUR爱换
标题:
请问各位CPU流水线级数和主频之间是什么关系
[打印本页]
作者:
w23j
时间:
2006-7-3 19:14
提示:
作者被禁止或删除 内容自动屏蔽
作者:
elisha
时间:
2006-7-3 19:42
无直接关系,以上
作者:
w23j
时间:
2006-7-3 20:58
提示:
作者被禁止或删除 内容自动屏蔽
作者:
HeavenPR
时间:
2006-7-3 21:27
按道理说,同样制成下流水线越长越能跑高频呗
作者:
w23j
时间:
2006-7-3 22:44
提示:
作者被禁止或删除 内容自动屏蔽
作者:
hopetoknow2
时间:
2006-7-3 22:54
原帖由
w23j
于 2006-7-3 22:44 发表
可否解释一下这是为何?
各级FF/锁存器等之间的组合电路的延迟下降
作者:
w23j
时间:
2006-7-3 23:04
提示:
作者被禁止或删除 内容自动屏蔽
作者:
挪威的森林
时间:
2006-7-3 23:43
处理器的主频是根据每级流水线的执行时间而定,流水线越多,每条执行的时间就越短。
作者:
spinup
时间:
2006-7-3 23:48
原帖由
w23j
于 2006-7-3 23:04 发表
这位大大可否通俗解释一下,小的看不懂。
流水线就和工厂里的是一个概念.人越多,流水线上工位越多,每个人需要干的就少.产品在每个人面前停留的时间就短.单位时间完成的产品就越多罗.
作者:
hopetoknow2
时间:
2006-7-4 12:20
说些基本点, 数字逻辑电路是由时序逻辑电路和组合逻辑电路组成。 Flip-Flops/锁存器属于时序逻辑。
你可以简单想象:
Flip-Flops/锁存器 相当于一级流水线。 各级Flip-Flops/锁存器之间的组合逻辑电路的延迟越大, 主频就越低。
增加流水线级数,有助于组合逻辑复杂度相对降低,有助于降低各级Flip-Flops/锁存器之间的组合逻辑电路的延迟, 便于推高主频。[attach]565011[/attach]
[
本帖最后由 hopetoknow2 于 2006-7-4 12:41 编辑
]
作者:
本人.拉登
时间:
2011-1-20 07:57
看不懂呀,K10的流水线是几级?
欢迎光临 POPPUR爱换 (https://we.poppur.com/)
Powered by Discuz! X3.4