POPPUR爱换

标题: IBM半导体部门副总裁说：Cell的良品率只有10%到20%，INQ顺便提示了一下Intel的良率 [打印本页]

作者: Prescott 时间: 2006-7-11 12:53
标题: IBM半导体部门副总裁说：Cell的良品率只有10%到20%，INQ顺便提示了一下Intel的良率
原文链接：
http://www.reed-electronics.com/ ... ml?industryid=21365

[B]Electronic News: [/B]Let’s look at design for manufacturability from a different standpoint. IBM has said it needs seven of the eight cores on the Cell processor to work for Sony’s Playstation. Will there be an aftermarket for chips with fewer operational cores?
[B]Reeves: [/B]There are a lot of chips with six cores operational, and we’ve been thinking about whether we should really throw all of those away. We also have a separate part number for chips with all eight cores good. The stuff that’s going to be for medical imaging, aerospace and defense and data uses eight cores.
... ...
... ...
[B]Electronic News: [/B]What’s the defining factor that makes some chips better than others?
[B]Reeves:[/B] Defects. It becomes a bigger problem the bigger the chip is. With chips that are one-by-one and silicon germanium, we can get yields of 95 percent. With a chip like the Cell processor, you’re lucky to get 10 or 20 percent. If you put logic redundancy on it, you can double that. It’s a great strategy, and I’m not sure anyone other than IBM is doing that with logic. Everybody does it with DRAM. There are always extra bits in there for memory. People have not yet moved to logic block redundancy, though.

[ 本帖最后由 Prescott 于 2006-7-13 02:40 编辑 ]

作者: elisha 时间: 2006-7-11 13:16
可怜的sony啊,被ibm当作试验田了

作者: BOSS 时间: 2006-7-11 13:29
哦,好事................

作者: FENG950 时间: 2006-7-11 13:31

原帖由 elisha 于 2006-7-11 13:16 发表
可怜的sony啊,被ibm当作试验田了

Cell基本上是SONY的。

作者: 九泉苍月 时间: 2006-7-11 13:31
Sony...你的血被抽得不少

作者: elisha 时间: 2006-7-11 13:51

原帖由 FENG950 于 2006-7-11 13:31 发表

Cell基本上是SONY的。

sony负责出钱而已

作者: FENG950 时间: 2006-7-11 14:39

原帖由 elisha 于 2006-7-11 13:51 发表

sony负责出钱而已

你见过IBM有类似的异构多核心计划吗？

作者: cliffhf88 时间: 2006-7-11 15:31
虽然不喜欢sony，但是这世界上真的没人能玩得过Microsoft？

作者: fiorentina 时间: 2006-7-11 15:39
提示: 作者被禁止或删除内容自动屏蔽

作者: ITANIUM2 时间: 2006-7-11 15:43
可怜的IBM大叔, 这可怎么活呀

作者: elisha 时间: 2006-7-11 15:49

原帖由 FENG950 于 2006-7-11 14:39 发表

你见过IBM有类似的异构多核心计划吗？

所以说是ibm的试验田罗

作者: potomac 时间: 2006-7-11 16:34
提示: 作者被禁止或删除内容自动屏蔽

作者: 九泉苍月 时间: 2006-7-11 16:56

原帖由 potomac 于 2006-7-11 16:34 发表
好像PS3的CELL是东芝生产的吧。

IBM的好像是做刀片的。:ermm:

STI到底是怎么负责的:huh:

作者: FENG950 时间: 2006-7-11 17:28

原帖由 elisha 于 2006-7-11 15:49 发表

所以说是ibm的试验田罗

异构多核心的结构是SONY提的，IBM是感觉这玩意很有前途才大力支持的。

作者: xeon-pan 时间: 2006-7-11 19:05
反正就是挂了　＃如果消息准确的话　！＃

作者: Edison 时间: 2006-7-11 19:13
按照 IBM 今年3月份的 "300 MM SOI for High Volume Manufacturing" 一文，他们现在 300mm SOI wafer 的 Si hole 类 Defect Density 可以做到 100% 晶元保持在 0.1 defects/cm^2 的水平，超过 95% 的 300mm SOI wafer 的 Si hole 类 Defect Density 低于 0.04~0.07 defects/cm^2 ， 40% 的 wafer 完全没有 Si hole 类 defects，他们未来的目标是要做到 100% 的 wafer 完全没有 Si hole 类 defects 。

索尼 PS3 使用的 CELL 处理器采用的是 300 毫米 SOI 晶元生产 (04 年 5 月开始生产 CELL DD1 )，之前就有官方的新闻说索尼的生产线是 STI 合作架构下的实现的，换句话说，应该可以用 IBM 的工艺水平来衡量。

CELL DD2 的面积是 235mm^2，净尺寸大约是 19.11mm*12.29mm (下面我假设 wafer 上 die 之间的边界为 2mm )。

在 300 毫米的 wafer 上，可以摘下大约 253 颗 Gross Die。

按照 IBM 的文档提供的 Defect Density 信息，我使用比较糟糕的 0.1 defects/cm^2 作为 Defect Density ，再使用 Murphy 生产率模型，得到的每片 wafer 良品率是 79.4% ，每片 wafer 可以摘下 200 颗完好的 Cell 处理器。如果采用最糟糕的 Seeds 生产率模型 ( 61.6% )，每片 wafer 可以摘下 155 颗完好的 Cell 处理器。

即使是 Defect Density 达到 0.50 defects/cm^2 的地步， 300mm wafer 的 Murphy 生产率模型也能提供 34.6% 的良率。

报告完毕。

作者: Prescott 时间: 2006-7-11 19:30
楼上的想得也太简单了吧，只考虑Si hole Defect。

这么说无论生产什么，良品率只和芯片面积有关？而IBM的目标是做到100%良品率？

作者: back 时间: 2006-7-11 19:40
还是c大说的明白

作者: fayerlxy 时间: 2006-7-11 19:42

原帖由 Prescott 于 2006-7-11 19:30 发表
楼上的想得也太简单了吧，只考虑Si hole Defect。

这么说无论生产什么，良品率只和芯片面积有关？而IBM的目标是做到100%良品率？

对阿，不能说生产同面积的DRAM和R600是一个良率吧？

作者: Edison 时间: 2006-7-11 20:13
我在上面的计算中并没有像你说的那样只和芯片面积有关， wafer 面积、Defect Density、die 面积、 die 留空边界、不同的良率模型（主要有5种，我上面使用了其中的两种，Seeds 属于 5种中比较悲观的），当然还有很多其他的指标，但是上面的几个因素是最重要的，其他的一些是和芯片的性能有关了，性能较低的可以做成 2.4ghz 的规格，性能较高的可以做成 3.xghz 。索尼选择了 3.xghz 的 7 SPU 方案。

关于你提出的 "只考虑Si hole Defect"，我并没有在贴子中阐述过，实际上你可以看到我给出 Defect Density 为 0.50 defects/cm^2 (5 倍于 Si hole Defect) 时候的良率可以达到 34.6% 。

Si hole defect 的要害性大家可以参阅这句话：
Si hole defects are major killer defects with high kill ratios and device yield implications so that it is essential for wafer suppliers to have the capability to inspect for this defect type.

我希望你不要曲解原文。

作者: Edison 时间: 2006-7-11 20:14

原帖由 fayerlxy 于 2006-7-11 19:42 发表
对阿，不能说生产同面积的DRAM和R600是一个良率吧？

DRAM 在设计的时候就做了逻辑冗余， IBM前面提到可以在只有 20% 良率的情况下增加产量 100% ，同面积的 R600 要是也切掉一些单元，也能提高良率，但是这个和我上面计算的方式不是一个概念。

作者: Prescott 时间: 2006-7-11 21:12
拜托，你我都不是懂半导体工艺的人，但是起码要有点common sense, 单一一个因素居然能成为影响半导体生产的决定性因素，以至于在做yield分析的时候其他因素可以忽略不计。

我从没听说过什么si hole，不知道对应于下面这个图中的哪一样？不要告诉我是什么pinhole。

作者: Prescott 时间: 2006-7-11 21:26

原帖由 Edison 于 2006-7-11 20:13 发表
Si hole defects are major killer defects with high kill ratios and device yield implications so that it is essential for wafer suppliers to have the capability to inspect for this defect type.

还没注意到这句话，请先搞明白什么是wafer suppliers，IBM可不是wafer suppliers，SOITec才是。照你的计算，IBM从Soitec手里拿过一块300mm的wafer还没开始生产，Cell良率最高也就已经只有60%-70%了，即便IBM在生产过程中完美无缺，一点错误都不犯。最后的良率有20%大概已经是高估了。

[ 本帖最后由 Prescott 于 2006-7-11 21:29 编辑 ]

作者: fayerlxy 时间: 2006-7-11 22:16

原帖由 Prescott 于 2006-7-11 21:26 发表

还没注意到这句话，请先搞明白什么是wafer suppliers，IBM可不是wafer suppliers，SOITec才是。照你的计算，IBM从Soitec手里拿过一块300mm的wafer还没开始生产，Cell良率最高也就已经只有60%-70%了，即便IBM在 ...

不错，如果说是以wafer达到100%良率为目标，还算有谱。

作者: wenmind 时间: 2006-7-11 23:33
spinup不是宣称amd工艺领先intel无数么

那amd的导师ibm应该更强么

这么看来intel的良品率应该在可怜的5%左右徘徊

作者: 奭冥 时间: 2006-7-12 00:36
哈哈。Sony死得很惨……整死小日本

作者: Justice_jsj 时间: 2006-7-12 01:02
索尼你要在PS3上用CELL真的好苦啊。

作者: Prescott 时间: 2006-7-13 02:38
呵呵，看样子，INQ也同意我的观点。:p

http://www.theinquirer.net/default.aspx?article=32978

同时提示，Intel良率远超70%：

Intel would have a hit squad sent off to deal with production execs if one merely cracked a joke about 70 per cent yields, and I can't see how 40 per cent will ever make the PS3 economically viable.

记得上次某人推算出AMD的良率大概在40%-50%，然后得意的出来宣称这个数字是多么的高。

作者: spinup 时间: 2006-7-13 12:15

原帖由 Prescott 于 2006-7-13 02:38 发表
呵呵，看样子，INQ也同意我的观点。:p

http://www.theinquirer.net/default.aspx?article=32978

同时提示，Intel良率远超70%：

记得上次某人推算出AMD的良率大概在40%-50%，然后得意的出来宣称这个数 ...

偶在3年前推算130nm的193mm2的K8良率是40%左右,然后说这个数字可以接受.----实际根据后来的资料看,应该比这个高不少.
如果是挖这个坑,那挖得也太古老了吧?小心把自己埋了:devil:

最近推算出90nm87mm2的K8良率是40%的可是i fan.偶可没说什么:devil:

作者: GZboy 时间: 2006-7-13 12:23
提示: 作者被禁止或删除内容自动屏蔽

作者: lky31 时间: 2006-7-13 12:43
晕，那不是100块，就只有30块芯片能用？？？不会这样吧，芯片设计，电路设计上都是有冗余容错设计的，那么精细的加工工艺，难免有出错的电路，屏蔽掉一部分，对芯片是没有影响的。

作者: complexmind 时间: 2006-7-29 20:23
还是Prescott老大NB:lol::lol:
感觉INTEL好强啊。。既然良品率那么高，还卖那么贵，太牛了w00t)
讨厌SONY整死小日本。-_--_-
感觉cho对IBM还是蛮有感情的，Gz上也有很多贴给我同样印象。
看老贴还蛮有收获么:wub:

作者: 小KK 时间: 2006-7-29 20:28
INTEL当然强了,就Prescott一个能把全坛的人都打趴下

作者: complexmind 时间: 2006-7-29 20:33
是啊是啊:lol::lol:
好像就他可以和cho一拼呢。。w00t)w00t)
还是Intel的员工拧＃:wub::wub:

欢迎光临 POPPUR爱换 (https://we.poppur.com/)