POPPUR爱换

标题: 听说桌面的Nehalem没集成内存控制器？ [打印本页]

作者: 9384 时间: 2007-9-18 06:34
提示: 作者被禁止或删除内容自动屏蔽

作者: 三毛妮 时间: 2007-9-18 08:20
哪里来的小道消息

作者: 9384 时间: 2007-9-18 08:31
提示: 作者被禁止或删除内容自动屏蔽

作者: bill_max 时间: 2007-9-18 08:58
怎么就不为人民群众着想一下啊，阉来阉去的

作者: potomac 时间: 2007-9-18 09:07
提示: 作者被禁止或删除内容自动屏蔽

作者: acqwer 时间: 2007-9-18 09:22
桌面上没内存控制器也无所谓啊，给Afan留点东西可以yy有什么不好的。

作者: xeon-pan 时间: 2007-9-18 09:56
在桌面上使用内存控制器坏处大于好处。。。:lol:

加了内存控制器桌面用户不会得到什么好处的。。。

作者: itany 时间: 2007-9-18 10:26
没有内存控制器可以更好的搭配DDR2和DDR3内存
主要的还是有利于维护Intel在桌面市场芯片组上边的统治地位。毕竟MC是Intel最大的法宝。集成了NV恐怕就拿集成显卡和SLI来反水了

作者: shike_cuke 时间: 2007-9-18 10:39
桌面好象是没集成的................

作者: fineday 时间: 2007-9-18 11:23
桌面只有CSI，没有集成内存控制器
话说桌面有几个内存敏感型的应用？Core靠落后AMD 6年的前端总线和分离MC，不照样打的K8满地找牙么。:p

作者: 晶晶守护神 时间: 2007-9-18 11:36
提示: 作者被禁止或删除内容自动屏蔽

作者: itany 时间: 2007-9-18 11:37

原帖由 fineday 于 2007-9-18 11:23 发表
桌面只有CSI，没有集成内存控制器
话说桌面有几个内存敏感型的应用？Core靠落后AMD 6年的前端总线和分离MC，不照样打的K8满地找牙么。:p

桌面上引入CSI可以拉大带宽，减小延迟
并且可以简化布线，降低对电路设计的要求，主板的价格可以降下来……

作者: fineday 时间: 2007-9-18 11:40

原帖由 itany 于 2007-9-18 11:37 发表

桌面上引入CSI可以拉大带宽，减小延迟
并且可以简化布线，降低对电路设计的要求，主板的价格可以降下来……

:devil: 还有，更好的支持胶水四核

作者: 紫色 时间: 2007-9-18 11:43

原帖由 bill_max 于 2007-9-18 08:58 发表
怎么就不为人民群众着想一下啊，阉来阉去的

市场定位分类，
我想主要还是考虑到芯片组市场，intel芯片组市场份额很大，不能放弃。一旦集成了IMC，那么各类测试成绩相差无几，intel的芯片组没有任何优势可言，在集成芯片组的hdtv解码方面他还落后呢。同志们，差不多卖掉一个cpu就相当于需要一个芯片组，芯片组市场巨大呀。
而且，集成IMC使cpu功耗提高，也是一个因素。

[ 本帖最后由紫色于 2007-9-18 11:46 编辑 ]

作者: 紫色 时间: 2007-9-18 11:45

原帖由 potomac 于 2007-9-18 09:07 发表
采用的具体形式很难说。
说不定到时候AMD会说，intel又粘了一个内存控制器到CPU上。:lol:

拍照，这回帖强啊！

作者: sxs112 时间: 2007-9-18 11:48
現在的Nehalem不只1366個針腳

作者: the_god_of_pig 时间: 2007-9-18 19:03
主流应该也会"集成"，只不过不是和主电路在一片上，而且不会用45nm:loveliness:

作者: 紫色 时间: 2007-9-18 22:28
nehalem桌面不集成CSI还能说得过去，虽然也不爽。
不集成IMC就有点不厚道了，就增加了１０几条sse而已，那算什么，干脆叫penryn的新步进好了

作者: awoo 时间: 2007-9-18 22:35
四核三核都没有买的必要，多核无用论。

都是胶水粘的，而且是AMD、INTEL办公室里的那种，不好用，怎么说也要装修用的玻璃胶、石头胶、白胶，或通常的520之类。。

作者: 来不及思考 时间: 2007-9-18 22:48
提示: 作者被禁止或删除内容自动屏蔽

作者: 紫色 时间: 2007-9-18 23:06

原帖由 来不及思考 于 2007-9-18 22:48 发表

nehalem是全新的微架构体系，从你的回帖来看你对它的了解只限于名称

core3 ?
5发射？:o

我所看到的nehalem介绍，基本上就是csi+imc+sse4.2+smt，其中主要就是强调csi和imc，桌面这两个都去掉了，剩下来还有啥全新可言。你不至于要谈nehalem共享缓存有多伟大吧。

比AMD强不等于intel正确。比如intel“假4核”，即使测试结果超过barcelona ，也并没有改变两个核心通过FSB交换数据会导致慢一个数量级的延迟这个事实。同样，core2测试成绩强,不应是ifan们支持去掉imc和csi的理由。饭也不能饭到那种程度！

[ 本帖最后由紫色于 2007-9-19 04:25 编辑 ]

作者: Edison 时间: 2007-9-18 23:15
我的看法是桌面平台上一定会有足本的Nehalem。

作者: awoo 时间: 2007-9-18 23:19

原帖由 Edison 于 2007-9-18 23:15 发表
我的看法是桌面平台上一定会有足本的Nehalem。

听不明白，足本的Nehalem？

作者: GZboy 时间: 2007-9-18 23:25
提示: 作者被禁止或删除内容自动屏蔽

作者: itany 时间: 2007-9-18 23:28

原帖由 fineday 于 2007-9-18 11:40 发表

:devil: 还有，更好的支持胶水四核

Nehalem是原生的4核心，共享L3缓存，不是胶水的
如果要胶水，也是8核心的时候了……

作者: 紫色 时间: 2007-9-18 23:30
nehalem桌面去掉csi和imc是为了打压nv,ati,via,sis之类芯片组，
比如sis，现在只提供有单通道内存控制器，价格虽低大家也基本上无视，但是cpu有了csi+imc，这些劣势就都不存在了，到那时候，intel拼价格是sis的对手么！说不定intel芯片组从老大沦为老5都有可能。

作者: 来不及思考 时间: 2007-9-18 23:36
提示: 作者被禁止或删除内容自动屏蔽

作者: rhythmofwolf 时间: 2007-9-18 23:36
营销策略，inter才不肯放弃那么大的市场呢。

作者: itany 时间: 2007-9-18 23:37

原帖由紫色于 2007-9-18 23:06 发表

core3 ?
5发射？:o

我所看到的nehalem介绍，基本上就是csi+imc+sse4.2+smt，其中主要就是强调csi和imc，桌面这两个都去掉了，剩下来还有啥全新可言。你不至于要谈nehalem共享缓存有多伟大吧。

比AMD ...

你看到的Nehalem就这些改进，那是因为Intel目前就披露了这些
为什么一定要Nehalem实现5发射？K10还是3发射呢，不照样叫做K10？
多少发射只是吞吐量的峰值，现在IPC还远远没有达到4，4发射还有很大的潜力
你好意思说桌面上CSI和IMC都去掉了？另外还有SMT呢吧？

在Penryn之前，广大pro-A认为又是一个65nm的*2，不会有啥核心改进。事实上呢？
既然Nehalem宣称是新架构，就有明显的改进
不要把不知道当作是不存在，更不要把你不知道当作是不存在

作者: itany 时间: 2007-9-18 23:38

原帖由紫色于 2007-9-18 23:30 发表
nehalem桌面去掉csi和imc是为了打压nv,ati,via,sis之类芯片组，
比如sis，现在只提供有单通道内存控制器，价格虽低大家也基本上无视，但是cpu有了csi+imc，这些劣势就都不存在了，到那时候，intel拼价格是sis的 ...

你要是再这样宣称“Nehalem桌面没有集成CSI”的话，后果自负！
另外，现在SIS可是名正言顺的双通道……

[ 本帖最后由 itany 于 2007-9-18 23:51 编辑 ]

作者: itany 时间: 2007-9-18 23:42

原帖由 来不及思考 于 2007-9-18 23:36 发表

586以后，Intel所有桌面CPU都可以归类为两个体系，基于P6的Pentium Pro体系和基于P67的Netburst体系

nehalem将是一个于之前所有架构都完全不同的体系，这个区别不仅仅是架构，而是设计思想上的不同
...

思考大大，您对于Nehalem和PARROT之间的关系严肃么？

作者: awoo 时间: 2007-9-18 23:45
这几天那个技术峰会后应该会知道更多些。

作者: 来不及思考 时间: 2007-9-18 23:50
提示: 作者被禁止或删除内容自动屏蔽

作者: itany 时间: 2007-9-18 23:52

原帖由 来不及思考 于 2007-9-18 23:50 发表

1. 我是小小 :p

2. PARROT是研究项目

3. 但是X86从奔腾开始的CISC身RISC心，也是时候要合为一体了，我相信Intel

:p

这个非常令人欢欣鼓舞…… :lol:

作者: 来不及思考 时间: 2007-9-18 23:54
提示: 作者被禁止或删除内容自动屏蔽

作者: itany 时间: 2007-9-18 23:58

原帖由 来不及思考 于 2007-9-18 23:54 发表
:funk: 补充一下，那个是我个人的观点，虽然有一定的事实依据，但最后一个逗号后的字才是重点 :funk:

显然广大群众YY PARROT都两年了，显然这也是大家的愿望

作者: Ricepig 时间: 2007-9-19 00:02

原帖由 来不及思考 于 2007-9-18 23:50 发表

1. 我是小小 :p

2. PARROT是研究项目

3. 但是X86从奔腾开始的CISC身RISC心，也是时候要合为一体了，我相信Intel

:p

咋合为一体啊？请教一下？
指令集兼容不要了？

作者: Ricepig 时间: 2007-9-19 00:03
我总觉得不集成内存控制器其实不是技术因素，而是Intel还想从芯片组市场再赚一道钱

作者: 来不及思考 时间: 2007-9-19 00:05
提示: 作者被禁止或删除内容自动屏蔽

作者: Ricepig 时间: 2007-9-19 00:09

原帖由 来不及思考 于 2007-9-19 00:05 发表

你理解到哪去了

PARROT核心思想就是硬件化的80/20而已

:sweatingbullets:

还是不理解阿~~~什么叫硬件化的80/20

作者: 来不及思考 时间: 2007-9-19 00:12
提示: 作者被禁止或删除内容自动屏蔽

作者: GZboy 时间: 2007-9-19 00:13
提示: 作者被禁止或删除内容自动屏蔽

作者: Ricepig 时间: 2007-9-19 00:19

原帖由 来不及思考 于 2007-9-19 00:12 发表

www.google.com

善用狗狗啊 :rolleyes:

关键词：Power AwaReness thRough selective dynamically Optimized Traces

但是我没有看到它是CISC和RISC的融合阿，而且SSE指令将是热指令还是冷指令呢？

作者: 来不及思考 时间: 2007-9-19 00:31
提示: 作者被禁止或删除内容自动屏蔽

作者: 紫色 时间: 2007-9-19 05:00
parrot听说过，很久以前。那时候说conroe就是实现parrot，后来酷睿发布了，intel官方称5大技术，我看了半天没有看见parrot以及热指令冷指令之类，我还以为parrot被放弃了。看来intel觉得改进太大，怕一口吃不下来，缓了一步。

作者: AMD11 时间: 2007-9-19 09:27

原帖由 来不及思考 于 2007-9-18 23:50 发表

1. 我是小小 :p

2. PARROT是研究项目

3. 但是X86从奔腾开始的CISC身RISC心，也是时候要合为一体了，我相信Intel

:p

PARROT成功了，就是Intel喊了多年得统一构架正式走向实际的一步，2009年的安腾也应该有更大进步了。比较期待这个安腾的出现。w00t)

[ 本帖最后由 AMD11 于 2007-9-19 09:28 编辑 ]

作者: AMD11 时间: 2007-9-19 09:31

原帖由 AMD11 于 2007-9-19 09:27 发表

PARROT成功了，就是Intel喊了多年得统一构架正式走向实际的一步，2009年的安腾也应该有更大进步了。比较期待这个安腾的出现。w00t)

intel的野心一直不小，当年的安腾项目之初，就安下这个野心，甚至有关信息表明，连IBM都有放弃Power的念头，可惜当时的技术未能使安腾实现这个使命。

作者: gazel 时间: 2007-9-19 10:09
parrot, 2012都不见得有, 往NHM上靠?

作者: AMD11 时间: 2007-9-19 10:19

原帖由 gazel 于 2007-9-19 10:09 发表
parrot, 2012都不见得有, 往NHM上靠?

以前所在core2上有，但是没有，Nehalem上如果实现，哪怕部分实现，也是intel靠近自己目标的一部分，我个人认为这个项目是向安腾技术储备的。当然，错了，请指正

[ 本帖最后由 AMD11 于 2007-9-19 10:22 编辑 ]

作者: windslove 时间: 2007-9-19 10:24
提示: 作者被禁止或删除内容自动屏蔽

作者: gazel 时间: 2007-9-19 10:31

原帖由 AMD11 于 2007-9-19 10:19 发表

以前所在core2上有，但是没有，Nehalem上如果实现，哪怕部分实现，也是intel靠近自己目标的一部分，我更认为这个项目是向安腾技术储备的。当然，错了，请指正

首先, 我可以负责任的告诉你, core 2上没有, NHM上也没有 (哪怕是部分), 其次, PARROT和安腾没有任何关系, 安腾上没有uOps, 完全由compiler来进行优化, 和PARROT不搭边

作者: AMD11 时间: 2007-9-19 11:30

原帖由 gazel 于 2007-9-19 10:31 发表

首先, 我可以负责任的告诉你, core 2上没有, NHM上也没有 (哪怕是部分), 其次, PARROT和安腾没有任何关系, 安腾上没有uOps, 完全由compiler来进行优化, 和PARROT不搭边

谢谢，我知道Core 2上没有，至于Nehalem上，不知道，没有相关资料。至于安腾，一切都在悄悄地变化。:(

作者: elisha 时间: 2007-9-19 11:56
[quote="AnandTech"]With Nehalem Intel could conceivably go to an architecture with smaller L2 caches per core and a large L3 cache to feed all four cores on the same die. High end Nehalem cores will also sport an on-die memory controller, reducing the need for a ridiculously large L2 cache,[/quote]:( :(

作者: gazel 时间: 2007-9-19 16:48

原帖由 AMD11 于 2007-9-19 11:30 发表

谢谢，我知道Core 2上没有，至于Nehalem上，不知道，没有相关资料。至于安腾，一切都在悄悄地变化。:(

B) B)

作者: itany 时间: 2007-9-19 17:58

原帖由 windslove 于 2007-9-19 10:24 发表
哈哈又开始YY了.问问各位大大Nehalem对于C2D 有没有C2D对P4那么大的进步？w00t)

比较Conroe和Smithfield是不明智的，要比较就比较Conroe相对于Yonah的进步，大概也就是25%同频率吧；强SSE应用的话，增长更多一些

作者: the_god_of_pig 时间: 2007-9-19 18:17
目前流出来的信息看，Nehalem的思想和PARROT是不一样的:loveliness:

欢迎光临 POPPUR爱换 (https://we.poppur.com/)