POPPUR爱换

标题: 推算Nehalem缓存结构及容量专用贴！ [打印本页]

作者: itany 时间: 2007-9-19 15:54
标题: 推算Nehalem缓存结构及容量专用贴！
Nehalem的管芯结构：

请大家据此来推算一下Nehalem的缓存结构和容量吧~

便于对照，下面是Penryn的管芯结构：

[ 本帖最后由 itany 于 2007-9-19 22:21 编辑 ]

作者: Edison 时间: 2007-9-19 16:11

我认为足本版的Nehalem不少于4MB share i2L， quad-core版可能没有iL3（日本的消息和我的看法一样，anand就认为是iL3 share）。

作者: GZboy 时间: 2007-9-19 16:17
提示: 作者被禁止或删除内容自动屏蔽

作者: bessel 时间: 2007-9-19 17:00
为啥显然下边的是L3？

完全可能是下面那一大块是L2。

原帖由 itany 于 2007-9-19 15:54 发表
Nehalem的管芯结构：

http://news.mydrivers.com/img/20070919/11124978.jpg

显然上边的缓存是各个核心独立的L2，下边是公用的L3
请大家据此来推算一下Nehalem的缓存容量吧~

作者: itany 时间: 2007-9-19 17:22

原帖由 bessel 于 2007-9-19 17:00 发表
为啥显然下边的是L3？

完全可能是下面那一大块是L2。

看来我先入为主的认为Nehalem一定是共享L3的了
如果下边的是L2，上边那个是什么阿？不会是L1吧

另外，在四核心上边采用共享L2会不会造成访问冲突，延迟增大？毕竟4核心共享L2还是前无古人的
或者，Intel为了解决这这个问题增加了L1缓存来加以弥补？
而共享四核心的话，Inclusive结构又决定了如果L3的容量比较小的化，恐怕性能会受到影响啊

[ 本帖最后由 itany 于 2007-9-19 17:50 编辑 ]

作者: the_god_of_pig 时间: 2007-9-19 18:10
下面的那是L2,目测容量也就2MB左右:unsure:

作者: 1empress 时间: 2007-9-19 18:19
提示: 作者被禁止或删除内容自动屏蔽

作者: 1empress 时间: 2007-9-19 18:20
提示: 作者被禁止或删除内容自动屏蔽

作者: 1empress 时间: 2007-9-19 18:23
提示: 作者被禁止或删除内容自动屏蔽

作者: the_god_of_pig 时间: 2007-9-19 18:57
我顺手换算了一下:loveliness:

变卦一下，下边的是L3,上边的是L2,L2为512k x 4,L3为6MB:lol:

[ 本帖最后由 the_god_of_pig 于 2007-9-19 19:00 编辑 ]

作者: itany 时间: 2007-9-19 19:38

原帖由 the_god_of_pig 于 2007-9-19 18:57 发表
我顺手换算了一下:loveliness:

http://we.pcinlife.com/attachments/forumid_201/20070919_2e237c12e4dc700dbcefTiRDZ9ZvcW20.jpg

变卦一下，下边的是L3,上边的是L2,L2为512k x 4,L3为6MB:lol:

您的图太好了，谢谢！
上边确实像2M的缓存，但是下边像是8M的缓存阿

作者: the_god_of_pig 时间: 2007-9-19 19:44
标题: 回复 #11 itany 的帖子
那图是按面积/面积=731/410算得的，并不准，因为不知道实际的片面积是多少，只是个大概的估算:loveliness:

作者: itany 时间: 2007-9-19 19:47

原帖由 the_god_of_pig 于 2007-9-19 19:44 发表
那图是按面积/面积=731/410算得的，并不准，因为不知道实际的片面积是多少，只是个大概的估算:loveliness:

刚才特意打印出来仔细量来着，呵呵
确实Penryn和Nehalem密度肯定不一样了
现在的确只是估计。相信AMD也正在对着这个图或者更详细的资料研究呢吧

不过，这就像打赌，说对了岂不是很愉快的事情……

[ 本帖最后由 itany 于 2007-9-19 19:49 编辑 ]

作者: bobtom_wu 时间: 2007-9-19 19:50
Nehalem和Penryn是用相同的工艺和相同的库来做的吗？如果不同的话，仅从图片上模糊的形状和相对大小来猜，太难了吧。就算都一样，是否尺寸面积就一定和容量成一定比例吗？我不知道这个L2是用什么做的，据我所知，有的memory，比如说sram，并不是容量和尺寸成某个比例，我指的是90nm的某个工艺。

作者: AMD11 时间: 2007-9-19 20:01

原帖由 Edison 于 2007-9-19 16:11 发表
http://we.pcinlife.com/attachments/forumid_201/20070919_92764c1d9522ed8b80cd8v4eBjl0YvMG.jpg

我认为足本版的Nehalem不少于4MB share i2L， quad-core版可能没有iL3（日本的消息和我的看法一样，anand就 ...

我个人也支持quad-core版没有L3的说法，同时支持L2是共享的推论，并且私下认为，L2不应少于8M(足版的情况下)

作者: FENG950 时间: 2007-9-19 20:29
四核上共享L2也是没什么问题的吧，超过才会有下降，四核也不可能上网络，所以还是认为共享L2可能大。

作者: itany 时间: 2007-9-19 20:36

原帖由 bobtom_wu 于 2007-9-19 19:50 发表
Nehalem和Penryn是用相同的工艺和相同的库来做的吗？如果不同的话，仅从图片上模糊的形状和相对大小来猜，太难了吧。就算都一样，是否尺寸面积就一定和容量成一定比例吗？我不知道这个L2是用什么做的，据我所知 ...

应该是相同的
当然缓存的密度和缓存行的容量，关联度都是有关系的，但是从Yonah开始到Penryn，行容量和单位容量的关联度都是未曾变化，面积随着容量的变化也很理想啊
您说的容量和面积呈现出巨大差别是指P4的Tracing Cache和普通的L1I缓存么？

作者: GZboy 时间: 2007-9-19 20:43
提示: 作者被禁止或删除内容自动屏蔽

作者: AMD11 时间: 2007-9-19 20:52

原帖由 the_god_of_pig 于 2007-9-19 18:57 发表
我顺手换算了一下:loveliness:

变卦一下，下边的是L3,上边的是L2,L2为512k x 4,L3为6MB:lol:

从这个图看，下面部分推测为L2，没有L3

[ 本帖最后由 AMD11 于 2007-9-19 20:53 编辑 ]

作者: itany 时间: 2007-9-19 20:58

原帖由 AMD11 于 2007-9-19 20:52 发表

从这个图看，下面部分推测为L2，没有L3

现在想不明白的是，下边那个是L2的话，上边那个是什么啊？

[ 本帖最后由 itany 于 2007-9-19 20:59 编辑 ]

作者: GZboy 时间: 2007-9-19 21:12
提示: 作者被禁止或删除内容自动屏蔽

作者: spinup 时间: 2007-9-19 21:13
周边的部分要做MC接口和CSI接口,为了和核心电路隔离还应离开一段距离,所以占的面积应该不小.
顶部部分很象MC的驱动和pad,左右深色的是4个CSI接口的pad.

下部应该是L2感觉象两边各4M

作者: GZboy 时间: 2007-9-19 21:16
提示: 作者被禁止或删除内容自动屏蔽

作者: bobtom_wu 时间: 2007-9-19 21:51

原帖由 itany 于 2007-9-19 20:36 发表

应该是相同的
当然缓存的密度和缓存行的容量，关联度都是有关系的，但是从Yonah开始到Penryn，行容量和单位容量的关联度都是未曾变化，面积随着容量的变化也很理想啊
您说的容量和面积呈现出巨大差别是指 ...

你们所看到的芯片的版图，是基于某个公司某个工艺的库做的。IC 后端设计工程师，就用这个库里各种单元来做，通过合适的摆放这些单元，包括组合逻辑、触发器、macro器件以及一些ip（这叫布局），然后再用金属来连接（这叫布线），来满足一定的时序、电压、EM、功耗以及其它物理上的要求。这类macro器件就包括sram，dram，rom等memory。在这个库里，每个元件都有时序、逻辑、功耗和尺寸方面的信息，我上面所说的意思就是：比如一个单位容量的sram，它的面积大小是4000，而2个单位容量的sram，不是4000×2。

作者: itany 时间: 2007-9-19 22:00

原帖由 bobtom_wu 于 2007-9-19 21:51 发表

你们所看到的芯片的版图，是基于某个公司某个工艺的库做的。IC 后端设计工程师，就用这个库里各种单元来做，通过合适的摆放这些单元，包括组合逻辑、触发器、macro器件以及一些ip（这叫布局），然后再用金属 ...

谢谢您的指教
但是从宏观上，比如1M的缓存和2M的缓存，容量和面积符合的还是比较好的
换言之，从图上边还是能做出一些判断的，我认为是这样

作者: itany 时间: 2007-9-19 22:05

原帖由 spinup 于 2007-9-19 21:13 发表
周边的部分要做MC接口和CSI接口,为了和核心电路隔离还应离开一段距离,所以占的面积应该不小.
顶部部分很象MC的驱动和pad,左右深色的是4个CSI接口的pad.

下部应该是L2感觉象两边各4M

谢谢指教！
这样就明白多了……
很可能是共享8M L2，还是很美好的……

作者: bobtom_wu 时间: 2007-9-19 22:08

原帖由 itany 于 2007-9-19 22:00 发表

谢谢您的指教
但是从宏观上，比如1M的缓存和2M的缓存，容量和面积符合的还是比较好的
换言之，从图上边还是能做出一些判断的，我认为是这样

不客气。我也只是随便说说，也不一定完全对，如果严谨些的话，还要去查查资料。呵呵。

作者: lzy24 时间: 2007-9-19 22:18
共享Cache大概8MB，无责任乱猜是L2

作者: iCer 时间: 2007-9-19 23:52
可能一开始 CSI和IMC会占一点地方,毕竟 intel第一次做.又要做得好

作者: bobtom_wu 时间: 2007-9-20 00:17

原帖由 itany 于 2007-9-19 22:00 发表

谢谢您的指教
但是从宏观上，比如1M的缓存和2M的缓存，容量和面积符合的还是比较好的
换言之，从图上边还是能做出一些判断的，我认为是这样

对了，今天我的帖子里多有冒犯之处，兄弟不要见怪！

作者: itany 时间: 2007-9-20 00:41

原帖由 bobtom_wu 于 2007-9-20 00:17 发表

对了，今天我的帖子里多有冒犯之处，兄弟不要见怪！

呵呵，我自己已经去和谐了一下……

:lol:

作者: HeavenPR 时间: 2007-9-20 01:08
Nehalem 的 die shot 看起来很邪恶的样子，就像个四眼外星人的头 :funk:

作者: potomac 时间: 2007-9-20 08:39
提示: 作者被禁止或删除内容自动屏蔽

作者: ITANIUM2 时间: 2007-9-20 08:52

原帖由 HeavenPR 于 2007-9-20 01:08 发表
Nehalem 的 die shot 看起来很邪恶的样子，就像个四眼外星人的头 :funk:

拜女王w00t)

作者: elisha 时间: 2007-9-20 10:44

原帖由 HeavenPR 于 2007-9-20 01:08 发表
Nehalem 的 die shot 看起来很邪恶的样子，就像个四眼外星人的头 :funk:

象由心生:funk:

作者: lzy24 时间: 2007-9-20 10:44

原帖由 elisha 于 2007-9-20 10:44 发表
象由心生:funk:

:funk: :funk:

作者: itany 时间: 2007-9-20 11:37
为了便于推测CSI和IMC的情况，补充一下Barcelona的管芯图：

欢迎光临 POPPUR爱换 (https://we.poppur.com/)