POPPUR爱换

标题: 关于多DAC并联的一些问题，请高手解答 [打印本页]
作者: 酷风    时间: 2007-12-10 14:36
标题: 关于多DAC并联的一些问题，请高手解答
在多DAC并联之后，会带来哪些好处？
# V' g# O  v: a) Y. x我记得有人说过并联之后会降低jitter值，除此以外还有其他的影响吗？4 V* }# o" D1 R- Y' u
输出的信号强度会不会有变化？
# q' M7 N+ G' v: ^0 S% x) S我指的是vrms的值，电压在并联之后会不会有所提升
作者: fineday    时间: 2007-12-10 14:46
好处啊，线路比较烂的DAC可以得到更高的信噪比啊、动态范围啊之类:p 1 c% y* y1 f! x& a% f, Y$ {4 m
前提是线路比较烂哦～
作者: kim.lee    时间: 2007-12-10 14:46
不懂，来看答案:a)
作者: zifzhu    时间: 2007-12-10 15:48
应该是THD吧。jitter是时序的问题，应该和DAC芯片无关。Vrms也不会有变，并联吗，一个2.6v和一个2.4v并一起不能得到5v的。同样，也不会是2.5。因为不管什么输出级，拉低和拉高的电流是不一样的，而且一般都还相差蛮大的，不过总归会靠近2.5一些，所以多少还是有些效果的。并联就像现在的SLI一样，实在是用了最好的芯片还不够才这样做，7600gt再怎么SLI也比不过8800ultra的。建议还是用一个好一点的芯片就行了。
作者: chairmanai    时间: 2007-12-10 16:23
浅谈音频DAC的特殊用法
二、并联法
& ^5 r; ]  ]" R( I4 y' v并联使用DAC可提高等效比特数，提高转换精度，还原音乐的厚度感和力度感增强，在DAC的其他用法中，也可再施加此法，效果显著，因此它在高档机中获得了广泛的应用。8 t3 X$ e3 u( A$ R

& O) l; U* P5 ~3 u& v: F[attach]812271[/attach]
$ D0 F# X8 C: R  i原理见图2（a）所示。n个DAC并联同步工作，将n个DAC输出的电流信号相加，再经过电流/电压（I/V）变换，输出模拟电压信号。
% f# J8 C. {7 X# B- ~' w) ?: H这种方法对小信号处理能力明显增强，等于增加了DAC的比特数。例如，2个18 bit DAC并联后的转换精度相当于19 bit，4个20 bit DAC并联后转换精度相当于23 bit ，而8个20 bit DAC并联后转换精度相当于24 bit，等等。PCM1704等24 bit DAC出现之前，高档数字音响的24 bit转换精度就是利用多个DAC并联方法得到的。2 f3 S+ `6 N: r$ }( M% y& \
当DAC并联使用时，信噪比、动态范围都会提高，而失真度将会减小，各种误差也被平均化而降低。, O/ O( ~* Z* ^: [6 h0 I
例如，对4个性能一致的20 bit DAC芯片进行并联实验，分别对1个、2个并联、3个并联、4个并联的信噪比（SNR）、总谐波失真（THD）、动态范围（DR）进行测试，测试的结果分别见图2（b）、图2（c）和图2（d）所示。/ G  U, a! q  ^# Y0 p4 J2 N
从图2（b）的信噪比（SNR）特性测试图可以看出，随着DAC并联数目的增加，信噪比明显增加，由单个的115.8dB增加到2个并联的117dB、3个并联的119.2dB和4个并联的120.7dB。
/ a4 @5 K0 j( L从图2（c）的总谐波失真（THD）特性测试图可以看出，随着DAC并联数目的增加，总谐波失真也有降低，由单个的0.0024%降低到2个并联的0.0019%、3个并联的0.0016%、4个并联的0.0014%。
3 Z* g2 Z6 D; b& d/ i从图2（d）的动态范围（DR）特性测试图可以看出，随着DAC并联数目的增加，动态范围也在提高，由单个的100.5dB增加到2个并联的101dB、3个并联的101.3dB、4个并联的101.5dB。' ~9 w, J0 K$ B  J- s
[attach]812272[/attach]5 z0 x8 \- n" u6 s4 f
9 J8 K2 ^8 d5 O% o
 8 ~1 Z: H( n, g: e$ P, y. N
详细内容可以去这里看看：
: }/ ^% F' e. f' d7 Yhttp://www.audio-gd.com/audio/two/new_page_18.htm
" a% N$ B7 |4 m2 d) I, l1 }http://www.go-gddq.com/html/2006-10/407373.htm+ Q+ Y$ l7 P2 w
作者: 一生相随    时间: 2007-12-10 16:34
原帖由 chairmanai 于 2007-12-10 16:23 发表 3 s( Z( b4 w3 G8 K4 L
浅谈音频DAC的特殊用法二、并联法
$ r1 f3 q& G8 k9 i0 ~并联使用DAC可提高等效比特数，提高转换精度，还原音乐的厚度感和力度感增强，在DAC的其他用法中，也可再施加此法，效果显著，因此它在高档机中获得了广泛的应用。
) \# f4 f5 e  Y1 E5 A6 a& B( b, f8 u9 y5 E/ B
8122711 [# l' q  F- }2 w, u! Y( G* _
原理 ...

5 N- i$ Z7 H2 Taudio-gd:rolleyes: # |# b# e* V7 |- ?6 A
我就是请教了这个老板后才去尝试并联DAC的-_- 他比较空闲的时候还是很有耐性的:shifty:
0 S) h1 N/ N- m  b: j0 M
作者: chairmanai    时间: 2007-12-10 16:37
原帖由 一生相随 于 2007-12-10 04:34 PM 发表
, R( Q( J( i* |- f7 q9 d. z, g  J! q5 c; O: {4 q) W9 }' u
audio-gd:rolleyes:
# _; @' K+ Y: M$ `4 y2 v我就是请教了这个老板后才去尝试并联DAC的-_- 他比较空闲的时候还是很有耐性的:shifty:

. u+ q3 ]. r/ ?+ K$ _8 M! W0 |) G$ S" f6 S
他在土炮界也算小有名气了:lol:
作者: zifzhu    时间: 2007-12-10 16:38
原帖由 chairmanai 于 2007-12-10 16:23 发表 3 M) X' V" H: Y, i+ V* \' |
浅谈音频DAC的特殊用法二、并联法
2 e4 m2 W, ~$ k& R3 p' U! F0 D# f* |并联使用DAC可提高等效比特数，提高转换精度，还原音乐的厚度感和力度感增强，在DAC的其他用法中，也可再施加此法，效果显著，因此它在高档机中获得了广泛的应用。
0 c/ o7 p9 _! F+ U
) k5 U7 d0 c8 Z9 b8122710 b: ^" x7 P/ r9 v* \9 u; p' T; [
原理 ...

% J4 Y# G4 ^; @就是搞不懂为什么会提高bit数。信号源就就是那么多bit，DAC哪里去自己加几个bit呢？除非信号源是高bit的，比如20bit。DAC是低bit的，比如18bit。那么信号源就可以分配四个不同的数据到四个DAC后并联取平均值。比如
  u$ f" Y. k7 `# ^% v  ?% `20bit:    000000000000000001 可以这么分配
7 d  k" z. n2 l9 E/ r18bit_0: 00000000000000011 @# Z4 ]" Z7 o' T- h
18bit_1: 0000000000000000
2 m- m" R1 s+ i( c18bit_2: 0000000000000000& b8 O7 ?7 L( Q. n
18bit_3: 0000000000000000
& J% z9 g4 s0 n这样就是20bit了，因为输入是不同的，所以输入不能并联起来，要做这个动作还是蛮复杂的，除非自己写FPGA来做，现成的IC一般都不会有这种功能。
作者: 一生相随    时间: 2007-12-10 16:48
弄的越来越复杂了:sweatingbullets: 还是我的一托锡简单，就这样并了，引用别人的话:shifty: 谁用谁知道-_-
作者: chairmanai    时间: 2007-12-10 16:51
其实提高bit数那一段我也看得不是一般纳闷:sweatingbullets:
作者: flz821028    时间: 2007-12-10 17:07
原帖由 chairmanai 于 2007-12-10 16:23 发表 9 ?- R0 R: v2 I1 P
浅谈音频DAC的特殊用法二、并联法( J  f1 S/ o6 T
……4 L2 G: H, r0 i3 Z$ S- V
……/ [! x. Q% ^3 g0 W+ e! |
例如，2个18 bit DAC并联后的转换精度相当于19 bit，4个20 bit DAC并联后转换精度相当于23 bit ，而8个20 bit DAC并联后转换精度相当于24 bit，等等……
% f) c6 Y/ F0 h1 }- K8 y
鸡蛋里挑点骨头:loveliness:   貌似应该是“4个20 bit DAC并联后转换精度相当于22 bit ，而8个20 bit DAC并联后转换精度相当于23 bit”
作者: 酷风    时间: 2007-12-10 18:03
看来并联的好处多多呀！:w00t):
作者: caojy    时间: 2007-12-10 23:11
提示: 作者被禁止或删除 内容自动屏蔽
作者: 酷风    时间: 2007-12-11 10:55
原帖由 caojy 于 2007-12-10 23:11 发表
1 G, ]7 s  l7 L$ d5楼的回答是抄电子报的，还把它的错误一样抄来。
5 d9 s7 M+ m' J) {/ Y
什么错误？能不能说一下？
作者: flz821028    时间: 2007-12-11 12:23
原帖由 酷风 于 2007-12-11 10:55 发表
6 f# K5 w. _3 j
% i5 R2 O/ n/ K( y0 e% g3 `什么错误？能不能说一下？
% O7 |* V% Y2 ^0 l* T" Z
貌似就是我11楼说的那个吧？:unsure:
作者: HerculesVR    时间: 2007-12-11 12:28
DAC 电路并联，没有一个好时钟 那基本就是劣化音质···
作者: gz0921    时间: 2007-12-11 12:40
提高比特数其实道理很简单，可以拿两个并联的情况来说明。
  z9 ?) O: v6 G' w  I. K% _$ ]
; H( n  I, Q1 k, X# r; n比如输入信号是17bit的，去掉符号位，为16bit，那么使用两个16bitDAC，用输入数据的符号位做数据选通信号，整数时送给一个DAC，负数时送给另外一个DAC，二DAC输出的参考分别接正负基准源，再用差分运放将两DAC的输出合成，那么就相当于用两个16bitDAC达到一个17bitDAC的精度了。
7 Y& V. V: K1 q) T3 s& a7 E, ^- [6 j/ G  p/ L
依次类推，合并两组这种结构，就有18bit精度～
作者: zifzhu    时间: 2007-12-11 13:10
原帖由 gz0921 于 2007-12-11 12:40 发表 0 W- @" Q( F8 s; l( S) W
提高比特数其实道理很简单，可以拿两个并联的情况来说明。
" ]& C( Q* W& C
" F3 U% Z" ?3 T5 x; b比如输入信号是17bit的，去掉符号位，为16bit，那么使用两个16bitDAC，用输入数据的符号位做数据选通信号，整数时送给一个DAC，负数时送给另外一个DAC， ...

+ {8 E% e& s) e3 c很大一部分的DAC都是串行总线的。所以去分割bit位不是加几个门电路就能解决的，要自己写FPGA。所以个人对提高比特数这个说法还是持保留态度。
作者: 酷风    时间: 2007-12-11 13:43
原帖由 HerculesVR 于 2007-12-11 12:28 发表
9 _# J) l5 Q" a% ]DAC 电路并联，没有一个好时钟 那基本就是劣化音质···
$ S$ B( x! Z3 G) S
看来下一步就是要换个精度更高的晶振了……
作者: terryddb    时间: 2007-12-11 14:25
提示: 作者被禁止或删除 内容自动屏蔽
作者: HerculesVR    时间: 2007-12-11 15:25
标题: 回复 20# 的帖子
我可给你OEM 时钟模块:lol:
! h& Q* }/ x; W  O- E- O  ?9 c2 n4 C, y* Q
晶振只是一般部分，后期频率调制也很重要！^^:loveliness:
作者: gz0921    时间: 2007-12-11 15:50
原帖由 zifzhu 于 2007-12-11 13:10 发表 2 d4 [8 n7 O, R; W# C

  P* \, _3 G3 T很大一部分的DAC都是串行总线的。所以去分割bit位不是加几个门电路就能解决的，要自己写FPGA。所以个人对提高比特数这个说法还是持保留态度。

7 t! `$ ~' u% T  {* p1 ?) m1 R; ^$ u
4 p  {2 j! D9 k2 \3 ?叫个电子工程师就应该会用PLD吧，哪个厂商的RD这么差，连PLD都不会用？:w00t):
作者: gz0921    时间: 2007-12-11 15:58
原帖由 酷风 于 2007-12-11 13:43 发表 . U8 P$ I* x3 y: L

. [) a. d( l4 D, `' G8 P看来下一步就是要换个精度更高的晶振了……
7 {( k2 X5 W* B+ \2 d/ t
  p* ^* u3 v0 l. w5 t  W7 v
对于ADC、DAC来说，影响SNR和THD+N的东西简直太多了～" c# g, I7 p, J1 R  V
& x- ~4 Z) i: ~' I2 d2 V
时钟是一个，时钟的频谱纯度，相位噪声，频率稳定性，都是重要的决定条件。* B4 L0 H0 b' D* |8 t; y3 Q0 g; |

5 ]; \7 W' l0 [0 ?' L; ]3 O' E: b( Z电源也是尤为重要的一环，所有的ADC和DAC都应该被当成模拟器件对待，他们的电源必须非常纯净，要尽量与数字电路的开关噪声隔离。
$ s5 r" N4 {5 i. W  Q3 r3 B& ^' `
, z$ g/ H. k: Z+ s3 q; E对于高速ADC、DAC来说，电源平面或者地平面也要为信号提供最短的回流路径以减小信号环流带来的噪音和EMC问题。3 W) z( G7 Y: {$ N* K6 f
' ~* |) y$ }0 M" I; n+ `1 _: p; k( n
这些都要求在元件选择上和PCB设计上下功夫：
: [! h  W  v' W# ?# t/ A6 h  `要选择带电压补偿或者温度补偿的晶体振荡器；0 M3 N1 e; H- w$ T" D; m0 \% P; }
必须使用4层或者4层以上PCB，有点在于这样有利于电源分区设计，并且能提供完整的地平面。2 x1 S- E% g2 Q$ J3 ~
等等等等。。。。
作者: zifzhu    时间: 2007-12-11 16:56
原帖由 gz0921 于 2007-12-11 15:50 发表
/ r# c& a$ K4 A* x8 i; L+ J. B9 A7 N, |  V$ n9 M: ]

5 g0 x" Y. x! B9 k" W  E& ~2 Y叫个电子工程师就应该会用PLD吧，哪个厂商的RD这么差，连PLD都不会用？:w00t):
# Z, P& T1 V" f' D3 ^
3 A1 i6 E' t) ^7 U+ F
你太高估音频行业的电子工程师的水平了，特别是国内的:p 7 I! K/ m( \1 ~; R! u6 G  e1 B
去看看电子报就知道了。
作者: gz0921    时间: 2007-12-11 17:13
呵呵，是你太低估了，这种程度的PLD开发其实十分简单，只要想用就能用，根本不存在技术壁垒～
作者: HerculesVR    时间: 2007-12-11 17:40
1：
. s' L3 n3 L% A' r2 l" d  Q1 J( q* ICPLD 就算了吧，虽然我不怎么懂数字，但是我的朋友告诉我只要我不不嫌麻烦，理论上我用门就能做CPLD。但是FPGA 跟CPLD不是一个概念，难多了。简单说你找一个CPLD工程师干活一个小时1RMB，但是FPGA工程师就要10RMB甚至更多。
- B0 w  n2 O8 S; U
# N- C4 w1 W6 w8 h' t& ?! x9 A2：
7 i8 E" U9 C3 _5 V) S1 o计时器只是一个参考，主要决定品质的是jitter，决定jitter的是相位噪音，决定相位噪音的是温度系数（我说的比较笼统），宗旨每个环节都重要。参考时钟有条件当然用OCXO以上啦。频率调制就是第二个问题，DDS 和PLL 都可以（我更喜欢PLL，毕竟音频时钟不是路由器，不需要用DDS乱跑频）
! B) O" W, w5 P; l% j! g, q( f' U( f/ A( C9 O" F
3：
3 {# U5 N* L* P9 _; \电源属于没有办法的办法，-80dB相对容易，-90dB电源造价就是-80dB的平方，-100dB基本上再平方，-110dB就还是一个平方-120dB 再生电源系统 ，再好的商业级就没见过了······所以电源这个东西是根据预算和体积来好了2 a3 \( u, T+ `0 q5 [6 L+ g6 R( a

+ A7 z* y! m. K4 l. Y" q* r5 i4：4 d7 r; s3 R0 Q2 y9 G; S
最后就是layout，同时精通模拟电路和数字电路（混合电路布线），好像的确做DVD什么的比较多，尤其90年代中期那些深圳开始做layout的老powerpcber，只要找对人，绝对没问题！layout算是经验活，大陆做布线可绝对不必老外差！- w- d; R9 E2 p1 X

$ M/ `! E3 m, c# S5：
6 _3 [7 Y1 [5 `1 l: oADC DAC 现在音频大多是西格玛德尔塔方式，所以购用就好了。一般ADCDAC的layout 之tip官方 PDF写的明明白白。
- i: {  b, P4 a/ M9 y缓冲电路的确值得研究！
作者: zifzhu    时间: 2007-12-11 18:26
原帖由 gz0921 于 2007-12-11 17:13 发表 " ^/ a' |, X- {* f1 i$ a, y
呵呵，是你太低估了，这种程度的PLD开发其实十分简单，只要想用就能用，根本不存在技术壁垒～

. e( [. m/ E) Y% E+ l/ V/ `" w- t我没有低估啊。前几天我四处找用FPGA模拟一个I2C eeprom的VHDL代码。因为我想用FPGA模拟24C32给USB的控制器用，这样可以节省一个24c32。可在网上找了n久就是没找到一个。就算有也是不可以综合的。最后还是要我自己写。% H% ~$ q# F3 M7 g
这两天又在找cy7c68013的avalon接口代码，也是无功而返。
: v6 @7 q% }/ d! O这些都是极为常用的器件了，都是这个样子。可想而之水平如何。
6 x* c2 H3 J: M; i2 o
+ g$ W9 i9 E: j( m要解析和模拟I2S必须要写状态机。国内学FPGA的90%都是学生应付考试的。能独立写状态机的已经是高手了。去edacn上去看看好了，水平之低，连我都不好意思说。更何况音频工程师绝大部分都是搞模拟电路出生的。要他们去写一个？还是下辈子吧。/ F& w" ?! A  V0 h

* g3 B2 g" I" J2 ?不要怪我刻薄，现状如此，我只是反映现实问题而已:huh:
作者: gz0921    时间: 2007-12-11 18:45
。。。。。。" p9 A$ }2 k. i% r3 h
我也是一个电子工程师，看到上面的帖子真是无语了～% D  W. J$ f" Z# q% q8 i

4 @- X1 `& M* H你举的那两个例子，老实说真的是非常非常的基础，我想可能是太基础了，所以才没有现成的代码。可能是环境不同吧，国内的电子工程师我想不至于到你说的那个程度，至少我周围的人不至于～呵呵～* Z" {& {9 J4 \" u1 ?7 ]# ~
另外，上面说FPGA跟CPLD不一样的那位，现在CPLD从规模上看肯定是比不上FPGA了，但是二者开发流程是一模一样的，并不是说FPGA就比CPLD高一大块了。就此例用到的这个功能而言，CPLD也足以胜任了～0 `, _# M! h5 d/ W9 ?. Q
/ @9 D0 }. I$ _8 v$ b
另外，我之前帖子说的是PLD，是所有可编程逻辑器件的总称，并不是特指CPLD～
作者: 快乐888    时间: 2007-12-11 18:51
好题目，也让学习学习、
作者: HerculesVR    时间: 2007-12-11 19:00
标题: 回复 29# 的帖子
FPGA现在的很多已经需要进行算法编写了，单纯PLD器件绝对是不能根FPGA抗衡啦···至少我问人FPGA已经不是单纯逻辑器件了，工功能和难度来说都上升了好多乜···2 ]4 i! `2 G5 n( ^8 b

! Z- p  `' G# n: Q& p现在能把PLL.Performance.Simulation.and.Design.Handbook.3rd.Edition看明白的都人不多，这个还是基础:loveliness: / C! m/ O0 V! b% X

- j3 A8 G7 B$ ]6 ?我想音频电路用PLD的只有控制继电器电路吧··至少我是这样，其余都是用FPGA+DSP····
0 G* |4 }/ J/ ^2 ?0 b. b+ d# |+ W7 r
我是技工，不是工程师，比较肤浅，见笑了 ····
作者: ikinari    时间: 2007-12-11 19:03
提示: 作者被禁止或删除 内容自动屏蔽
作者: Timme    时间: 2007-12-11 19:04
5楼的其实是串联不是并联...
作者: HerculesVR    时间: 2007-12-11 19:07
标题: 回复 32# 的帖子
太阳你Y的····
作者: gz0921    时间: 2007-12-11 19:10
原帖由 HerculesVR 于 2007-12-11 19:00 发表 ( @( L" O8 p% u  d. v* K
FPGA现在的很多已经需要进行算法编写了，单纯PLD器件绝对是不能根FPGA抗衡啦···至少我问人FPGA已经不是单纯逻辑器件了，工功能和难度来说都上升了好多乜···
( ?6 L) W3 a; c* b9 F4 P" k
8 N, t: R3 v2 m0 `: K% S. [8 M: o现在能把PLL.Performance.Simulation.and.Design ...
- D* [* [8 r6 C' p+ _. ?, X1 _6 [

" Y) x: y' L( E8 d/ m是的，由于FPGA的规模现在上来了，现在在DSP领域，FPGA已经俨然成为新的硬件基础了。
作者: zifzhu    时间: 2007-12-11 19:40
FPGA和CPLD还是有很大的不同的。不只是规模上，而且是功能上的。比如PLL，on-chip-ram等等。, U3 b6 o7 y/ ?, |' G
从DAC扯FPGA上了:w00t): ! r" A9 s; ]( D3 ?4 X$ E
' d; O2 R# L3 B) {0 ^
DSP的话，现在FPGA还不能和传统的DSP抗衡，便宜的性能上不够，而性能够用的又太贵。动则上千usd。最困难的还不是价格，而是开发难度。用FPGA来做DSP还不成熟。很难用。$ ]% n2 p/ T: _+ C/ p

, ~% T/ U* S, z6 Z# x不管这么样，我还是认为用FPGA来分割I2S DAC的bit不是那么大众化的东西。至少我还没看见有这么做的，哪怕是高端DAC。
作者: HerculesVR    时间: 2007-12-11 19:47
标题: 回复 36# 的帖子
有时候有专利的人不一定非要把什么都要写EMAIL告诉你 呵呵··
1 y% M* `& ~7 R8 V0 _
% \8 W* _7 A7 _, YFPGA 是个高智商的交通管理员，DSP依旧是DSP··· 不过商业级市场上千USD的价格的FPGA我是没见过 ··呵呵··- U' z/ S1 `$ n. A1 \/ B7 o4 E
9 q7 d$ x% O- T! f, z
上千的DSP也鲜有见···
作者: zifzhu    时间: 2007-12-11 20:03
原帖由 HerculesVR 于 2007-12-11 19:47 发表 8 L0 a2 n, r6 D0 X7 q
有时候有专利的人不一定非要把什么都要写EMAIL告诉你 呵呵··
% s% o3 ?9 z1 |% Q1 C" I2 E/ j) R5 |% _1 w/ P
FPGA 是个高智商的交通管理员，DSP依旧是DSP··· 不过商业级市场上千USD的价格的FPGA我是没见过 ··呵呵··) [; Z2 ~- ^- Q% `
" b) _# `# O9 _* c3 ?
上千的DSP也鲜有见···

$ o# b) |* U, Y% N# j4 o我有一个开发板上的ep2s60就要1k多usd了。要换成ep2s130的话得要5k多，ep2s180的话要10k多。都是usd啊。
. V% y  K+ ?* C0 x  ]0 G0 |5 u+ [! V# S! Z! ]+ H( F8 g
上次去北京一个空军的研究所。那板子用了6颗ep2s180。吓得我都不敢摸板子了。可那里的工程师到处扔，烧了块板连眼都不眨一下。汗阿:sweatingbullets:
作者: HerculesVR    时间: 2007-12-11 20:16
标题: 回复 38# 的帖子
哥们 开发板跟芯片本身不一样····请不要混淆
7 Q5 G2 Q) Z5 s! ]8 F5 M; l+ x# c: q8 k. N+ S% }
还有，我朋友专门给军队提供精密仪器的，只能到接待室还有人跟着，实验室可进不去··呵呵
& r9 [% z4 a% U" Z* r! w, C4 T( m7 r$ v0 N5 X% A
你很有能耐能进是实验室，不知道啥档次的·嘎嘎···
作者: zifzhu    时间: 2007-12-11 20:29
就是芯片这个价格http://search.digikey.com/scripts/DkSearch/dksus.dll?Cat=2556262;keywords=ep2s180
: A- k7 g- G9 G# ~& P这还是美国的价格，国内还得乘1.5。
! m/ g* j% R+ Y- l$ q1 y9 F
% M* V7 Q1 F6 }' d0 m+ `我也是卖设备后给他们培训来着，感觉还可以。图纸啊什么都给我看，就是不能让我拷回去。他们还让我住他们里面的招待所来着。我想想还是是非之地不可久留啊，再说也不能上网，就没住那里面。( N$ O1 O6 p- j+ w3 F
感觉在军队里吃饭就是爽，不管是午饭还是晚饭都是他们包，而且标准极高。顿顿都是酒席。吃的我都不想回来了。
作者: HerculesVR    时间: 2007-12-11 20:39
digitech 属于比较垄断的行业 所以能有一些暴利，呵呵，不过这个毕竟不是FPGA  嘎嘎8 _7 `+ D, j- W1 ]' ^! t( R  M! h& {

% u5 U4 }' f0 n$ ~军队里面都是国家包的··哈哈 好吃好喝··我没去过 不过听说都是不错。
# {! G: J7 F. Q. i% W$ [( _7 E8 N' r6 c$ N
不过我想底层军事单位不怎么样的··
作者: HerculesVR    时间: 2007-12-11 20:41
不过 一般FPGA 还是少有 那么贵的
作者: zifzhu    时间: 2007-12-11 21:04
原帖由 HerculesVR 于 2007-12-11 20:39 发表 $ i' O6 B( L" d! h
digitech 属于比较垄断的行业 所以能有一些暴利，呵呵，不过这个毕竟不是FPGA  嘎嘎# O. ^, P$ ]. n/ {% t% U

; E7 ^" `! k1 p军队里面都是国家包的··哈哈 好吃好喝··我没去过 不过听说都是不错。5 J# x7 ^- G6 M1 }" j0 R

3 Z$ V% v+ e# X3 R8 ~8 J不过我想底层军事单位不怎么样的··
& }/ ]1 E. c" e

+ E8 @0 t% h8 M" X5 g# B: s晕，digikey是经销商而已。  l$ S+ m$ a' F1 {4 W

3 h" b4 P5 [7 D  }- \; {7 d0 Y$ PAltera和Xilinx是最大的FPGA厂商。
1 k1 e$ J8 x2 V3 `2 @" U4 x( p) R5 n7 B5 f
ep2s开头的都是Altera的高端系列stratix ii的。就像奔腾和赛扬的区别。除了ep2s15和ep2s30，其它的stratix ii器件都要1k usd以上了。
0 z& {) _2 b3 I1 y7 h8 e9 ~; ^3 {+ N1 @
Altera要出stratix iii了，打算到时候咬咬牙买一个stratix iii的开发板去。
作者: HerculesVR    时间: 2007-12-11 21:20
digikey  不是 digitech···
作者: zifzhu    时间: 2007-12-11 21:36
你说不是FPGA来着:wacko: " `- C: i8 c6 A3 ]2 N2 |7 u

# ?, w% S. w# c! ^# Z那digitech是什么？？？
作者: HerculesVR    时间: 2007-12-11 21:47
我以为是digidesign  就是做 pro tools的哪个··呵呵 不是digitech 效果器那个·· :loveliness:
作者: 酷风    时间: 2007-12-11 22:08
原帖由 Timme 于 2007-12-11 19:04 发表
. v; `: c3 ~2 Z4 O5楼的其实是串联不是并联...
! r  W) @) y& u' A4 [& i2 g
怎么我看来看去都觉得是并联？:o
作者: gz0921    时间: 2007-12-11 22:43
原帖由 zifzhu 于 2007-12-11 19:40 发表 - R) I7 w' o, f, m. |8 K5 ^
FPGA和CPLD还是有很大的不同的。不只是规模上，而且是功能上的。比如PLL，on-chip-ram等等。
& n) `  b+ }, l# R+ [从DAC扯FPGA上了:w00t): 9 C8 W) M! J0 C2 |5 u% B" ]6 r

# U% u7 P" x- G+ U* n1 J) EDSP的话，现在FPGA还不能和传统的DSP抗衡，便宜的性能上不够，而性能够用的又太贵。动则上千 ...
- N& q8 `# {. l  T8 t( R% x0 u, ^
/ d" m5 C' R' \4 M) A$ a
呵呵，看来你还是没怎么做过啊~% _( B) k. H' l7 q- u! ~, J3 _; M
我这里传统DSP已经不怎么用了，现在全用FPGA做了。5 N' i3 N1 n* F" A9 ]
而且开发流程已经非常成熟了。从算法的高层次仿真，到转变成代码仿真，再到器件实现，很顺溜的一套流程。* u+ g; s9 M/ b( K$ t" M
而且，EP2S对消费类的东西来说太贵了，但是对工业产品来说，成本仍然可以接受，另外谁说用FPGA做DSP就非要EP2S不可，
4 `% y* X$ R, O* Z& QEP2C系列大容量的和EP3C系列都可以用的，而且我都在用~
+ b# a3 v- w0 y- X+ V7 B$ {7 f7 E- i; X9 C4 g- n, d) |. k1 a- ]; j
有些东西没做过就觉得很神秘，其实实践一趟下来就明白了，其实就那么点事~
. m/ y* Q) M: o( m& |5 B% J
- g, {  S8 q# q回到声卡上来，就这个17bit数据MSB做选通信号，剩下16bit送给不同的DAC这个，就这么点功能，再算上DAC串行总线的接口部分的逻辑，用一个EPM570器件的话，可能50%都用不了~
作者: HerculesVR    时间: 2007-12-11 23:03
标题: 回复 48# 的帖子
不过有时候需要做数学计算很多使用DSP 协助一下好··呵呵! X9 L1 A! Q5 h0 ~; [# K  E. _

0 D) E: @( ^9 O; I比如 用FPGA 去写一个字长好长的 混响效果器，真够FPGA受的·4 {8 z4 `4 K: ^

- g7 i8 }% }+ h2 u- B9 X不过blackfin是个不错的“杂种":loveliness:
作者: zifzhu    时间: 2007-12-11 23:56
原帖由 gz0921 于 2007-12-11 22:43 发表
$ x" J. v% }3 L5 J8 B1 ~7 Z' R7 @; ?* {
' x7 C# m* H3 \# F
呵呵，看来你还是没怎么做过啊~
: B2 S% f2 P% p1 m, p我这里传统DSP已经不怎么用了，现在全用FPGA做了。. I  @. J+ d$ ]& t- Y
而且开发流程已经非常成熟了。从算法的高层次仿真，到转变成代码仿真，再到器件实现，很顺溜的一套流程。
* M3 s# ?& n; [; ^1 m. o而且，EP2S对消费 ...

6 u. b1 }4 f- p1 N:ph34r:  ; q5 N% i3 l4 `' n$ x  u

- p7 z6 ^, ~* z. D, R4 t' [7 \2 IXD。)_)Stratix和Cyclone为什么价格差那么大。DSP性能是其中很主要的一个原因。说白了，DSP性能的强大就是stratix的主要卖点。Cyclone连个ALM也没有。要做DSP的话性价比还没有stratix高。7 L1 w9 `- H4 j# I' d$ |/ N4 k) T3 J
再说就cyclone的dsp性能，随便找一个常规dsp来就可以了，还便宜的多。而stratix的dsp性能是现在常规dsp所不能达到的，只能用FPGA。否则谁想来惹这个麻烦事，还花那么多钱，不是没办法吗。我还是很少有听谁说用FPGA做DSP很方便的。我反正对FPGA来做DSP很头痛。连碰都不想碰。
作者: zifzhu    时间: 2007-12-12 00:42
原帖由 gz0921 于 2007-12-11 22:43 发表 / Y3 X4 O! E3 t" F* x6 ]

5 ^* e2 n2 Z8 B% R2 N( q' I9 e- F( a- X; ~. k, a3 D# [
呵呵，看来你还是没怎么做过啊~
7 b! ~" f2 Z# ]  G& d我这里传统DSP已经不怎么用了，现在全用FPGA做了。
2 J8 F# ~! `) e7 D而且开发流程已经非常成熟了。从算法的高层次仿真，到转变成代码仿真，再到器件实现，很顺溜的一套流程。
2 [; I6 C: U* l# P而且，EP2S对消费 ...

0 k  S* n9 U' F
# v) [* h! }7 `6 |6 Z  c+ v  _3 D再说，要截也不能截MSB啊。只能截LSB。
9 h' g/ u3 P4 t" f. x+ i截了MSB要做什么？正负电源？差分？
; S# a0 I, `! `& X+ u交越失真怎么办？Vbias怎么设？
- d# v+ k; i/ J5 s% b& ^! ^, N5 D弄个0.1v的交越失真。出来的简直就不能叫声音了B)
作者: gz0921    时间: 2007-12-12 08:48
我说这个是因为我实际做过，没实际做过就不要妄下结论～/ s9 f9 x# K# @% ?- _
失真做到0.1V，呵呵，那是人做出来的东西吗？



欢迎光临 POPPUR爱换 (https://we.poppur.com/) Powered by Discuz! X3.4