POPPUR爱换

标题: 传Intel Nehalem是AMD Phenom的翻版? [打印本页]
作者: soft    时间: 2008-6-25 08:23
标题: 传Intel Nehalem是AMD Phenom的翻版?
传Intel Nehalem是AMD Phenom的翻版?
泡泡网 2008年03月18日 类型:原创 作者:刘强 编辑:刘强



   

    据国外媒体报道，Intel公司日前召开媒体沟通会，Intel副总裁兼数字企业业务运作部总监Stephen Smith在会上介绍了代号为Nehalem的最新一代处理器微架构。
    Nehalem是Intel“Tick-Tock”产品开发战略的最新成果。该模式承诺奇数年推出新的制造工艺，基于该制造工艺的下一代微架构则于接下来的偶数年推出。据此在2007年底，英特尔推出了45纳米的处理器（Tick），继而现在推出了Nehalem——第二代45纳米微架构（Tock）——这一架构将于今年第四季度投产。
    Nehalem是英特尔Core 2微架构的基础，具备许多重要的新技术特性，但有传闻称，这些“新技术”，大部分早已经在AMD Phenom的微架构中出现。


    例如，Nehalem采用整体设计，因此可以制作双核、四核或是八核的产品。每个核都拥有与当前Penryn架构相同的64KB一级缓存，指令与数据部分各32K。此外，每个核拥有单独的256Kb的L2缓存，所有核共享8Mb L3缓存。这个架构是不是很容易想到AMD Phenom架构？


    另一个所谓的“新”特性是Quick Path Interconnect (QPI)，这一技术将取代传统的前端总线技术（FSB），同时采用整合的内存控制器（IMC）取代英特尔现有芯片组上的传统MCH。
    能带来最高六倍的性能提升，但所有这些所谓的“创新”和“突破”，都让人们不禁回想起AMD Athlon/Phenom处理器中的超传输总线（HyperTransport）技术（对应QuickPath）以及集成内存控制器技术。
    另外据介绍，Nehalem的其他进步在于并行处理能力。这个架构能够同时运行128条微指令，此前的Core 2架构可以支持96个微指令，而Core架构可支持64个。
参考外电来源：
http://channel.hexus.net/content/item.php?item=12306
http://www.reghardware.co.uk/200 ... _phenom_cache_plan/
本贴来自中关村在线产品论坛：<a href='http://group.zol.com.cn/'>http://group.zol.com.cn/</a>,本帖地址：<a href='http://group.zol.com.cn/7/28_67382.html' target='_blank'>http://group.zol.com.cn/7/28_67382.html</a>
作者: mCore    时间: 2008-6-25 09:57
提示: 作者被禁止或删除 内容自动屏蔽
作者: downdown    时间: 2008-6-25 12:47
:funk: :funk: :funk: :funk: 我来大酱油:loveliness: :loveliness: :loveliness: :loveliness:
作者: downdown    时间: 2008-6-25 12:48
[打][酱油]居然也被屏蔽。。:funk: :funk:
作者: chairmanai    时间: 2008-6-25 13:11
:funk: :funk: :funk:
作者: dos    时间: 2008-6-25 13:54
这下好了,AMD不用拼命开发生产了,打官司逼INTEL赔偿就够了...
作者: YsMilan    时间: 2008-6-25 13:56
传AMD Phenom是Intel 8086的翻版
作者: shike_cuke    时间: 2008-6-25 14:11
效能提升还真不是很大，，，就看内存了....
作者: elisha    时间: 2008-6-25 14:22
AMD继续领先6年
作者: samhrc    时间: 2008-6-25 14:23
原帖由 downdown 于 2008-6-25 12:48 发表
[打][酱油]居然也被屏蔽。。:funk: :funk:


哈哈

那我来买醋。
作者: itany    时间: 2008-6-25 17:08
英特尔CEO否认垄断市场 不共享CPU技术信息

ugmbbc发布于 2008-04-10 08:48:28| 948 次阅读 字体：大 小 打印预览


英特尔CEO欧德宁近日表示,英特尔并未像微软垄断桌面市场那样垄断计算机处理器市场。


当被问及“英特尔是否应该向竞争对手AMD共享处理器技术信息”时,欧德宁说:“我并不这样认为,几年前业界还有声音指责我们落后于他们。”欧德宁还称,在全球处理器市场,没有哪家厂商敢说,我们理所当然的是业界第一。如果这样说,那么这家企业就快倒闭了。

谈到“消费者是否真正需要越来越强大的处理器”时,欧德宁说,关于更强大计算机的市场需求的质疑一直都存在,甚至早在286时代就有。

欧德宁还谈到了互联网,他说,将来互联网将无处不在,几乎每款设备都能接入互联网。
作者: itany    时间: 2008-6-25 17:14
AMD放言:Intel不行了,至少落后我两年

2005-9-13  theinquirer   

    INQ报道，AMD最近表示，相对Intel，AMD现在至少有领先两年的技术优势。AMD公司销售主管Henri Richard表示，直到2007/08年，AMD的这种技术优势将仍然持续存在，当然再往后的发展趋势就难以预料，但是AMD将继续努力，以维持其和客户之间的良好关系。

　　Richard表示：“我们目前正面临着前所未有的大好时机，不过从技术方面来看，我们不会固守已有的成就沾沾自喜，让Intel追上我们。我们不会退缩，参加过IDF大会的人都能看出来，Intel其实也就那点斤两。”

　　AMD认为技术领先并非一成不变的，领先和落后往往只隔一步之遥，对于领先的一方，必须能清醒地认识到自己究竟领先在哪里、领先了多少，才能继续保持这种优势。另外，Richard还对IDF上Intel不敢接受AMD挑战表示嘲笑，认为Intel弱点在于无法适应对手的规则。
作者: pjtomtai    时间: 2008-6-25 18:34
想吐,也真有人会相信这种谣言.
可不可以说"传AMD Phenom是Intel 8086的翻版"?
再说一便,集成内存控制器技术是很古老的技术.
以下是历年的各厂商的集成内存控制器:
- Intel 386SL 1990
- Intel 486SL 1992
- IBM RS6000 1992
- IBM Power 2 1993
- Intel 960RP 1995
- Intel xScale 1998
- Intel Timna 2000
- IBM Power 4 2001
- Transmetta ~2002
- Intel Pinecrest 2002
- AMD Opteron 2003
- Via 2006
- IBM Cell 2006
- Freescale 2007
作者: 宇宙总统    时间: 2008-6-25 19:03
传楼主是AMD的枪手
作者: fenchang    时间: 2008-6-25 20:43
提示: 作者被禁止或删除 内容自动屏蔽
作者: Ricepig    时间: 2008-6-26 03:56
其实还是比较像~~~除了内存控制器，还有有别于fsb的总线，和三级缓存
也许是到了多核以后，为了可扩展，必然这么搞~~~
作者: 异域    时间: 2008-6-26 08:26
拜托，太水太枪了吧！？

Nehalem除了和Phenom一样缓存级数都是三级以外，他们两个的缓存架构和运作方式都是不同的好不好？

至于内存控制器，更非AMD的原创。

这样没技术含量的请注意文明用词。枪文观点我也会编：Nehalem原生四核也是翻版AMD……

Please AMD您还是老老实实把45nm甚至32nm搞定再出来吹吧，市场不是靠这类请注意文明用词。公关文吹出来的。

[ 本帖最后由 异域 于 2008-6-26 08:52 编辑 ]
作者: soft    时间: 2008-6-26 08:35
各位老大我错了，我该把这篇文章发到pconline才对
作者: itany    时间: 2008-6-26 10:08
原帖由 Ricepig 于 2008-6-26 03:56 发表
其实还是比较像~~~除了内存控制器，还有有别于fsb的总线，和三级缓存
也许是到了多核以后，为了可扩展，必然这么搞~~~


上边有人已经说了内存控制器，我再说说三级缓存
请各位看看Tulsa Xeon 处理器：

7100-series "Tulsa"
Released on 29 August 2006,[4] the 7100 series, codenamed Tulsa (product code 80550), is an improved version of Paxville MP, built on a 65 nm process, with 2 MiB of L2 cache (1 MiB per core) and up to 16 MiB of L3 cache. It uses Socket 604 [1]. Tulsa was released in two lines: the N-line uses a 667 MT/s FSB, and the M-line uses an 800 MT/s FSB. The N-line ranges from 2.5 to 3.5 GHz (model numbers 7110N-7150N), and the M-line ranges from 2.6 to 3.4 GHz (model numbers 7110M-7140M). L3 cache ranges from 4 MiB to 16 MiB across the models.[5]

ModelSpeed (GHz)L3 Cache (MB)FSB (MHz)TDP (Watts)
7110N2.50466795
7110M2.60480095
7120N3.00466795
7120M3.00480095
7130N3.168667150
7130M3.208800150
7140N3.3316667150
7140M3.4016800150


独立L2缓存，共享L3缓存，比AMD早了一年
作者: rtyou    时间: 2008-6-26 11:01
作者其实是铁杆I饭，他是在隐晦地告诉大家：AMD其实是头猪！因为Intel模仿k10生产的CPU，竟然把K10给秒到它姥姥那里去了。:loveliness:
作者: flz821028    时间: 2008-6-26 11:02
原帖由 elisha 于 2008-6-25 14:22 发表
AMD继续领先6年

16年还差不多:funk:
作者: feixiong    时间: 2008-6-26 11:12
来不及思考在OCP也发表了类似说法，飞龙的结构设计还是很不错的，要不然Nehalem也不会采用相似的设计，问题出现在AMD糟糕的生产工艺上！！！

以下为引用其发言：
这个新闻纯粹是放P

等着看上海吧

上海的性能至少要比巴塞罗那B3提升20%

蓝锤子漏了一点：K10这个架构受工艺制程严重限制

K10的缓存架构选择的是分离L1+分离式L2+L3+IMC的设计

对于未来的高性能native multi-core处理器来说，分离式L2+整合L3的优势是很明显的。整合L2，如Core2处理器，虽然整体延迟会好过整合式L3，但不如分离式L2。如果出现L1 cache miss，需要访问L2，那么共享L2的延迟肯定会高过独立L2。
而且整合式L2是整个L2的带宽是几个核心共享的，而独立L2可以每个核心都独占L2带宽。后者在多线程环境下明显可以获得更大的优势。

给每个核心一个较小的独立L2，可以保证L2的延迟和带宽，而通过增加L3，又可以保证命中率，加上独立通道的IMC，这样的设计对于未来的多线程环境来说无疑是最优秀的设计，Nehalem采用和K10一样的分离式L2+共享L3+IMC就是K10缓存架构设计前瞻性最好的证明。

不过这个设计在现在并不成熟的多线程环境下难以发挥优势，而AMD落后的工艺制程几乎完全毁掉了K10的这个缓存架构：K10每个核心的L2容量与高端的K8相比甚至减少了一半(1MB--&gt;512kb)，而最关键的是又得不到大容量的L3，这一点是非常要命的。


参考下面给出的cho做的测试成绩，K10在SPEC CINT2000中的几个项目，与core2差距超过500%。vpr、mfc都是最容易出现cache容量miss的地方，K10目前几乎就彻底栽在这个地方上。

[ 本帖最后由 feixiong 于 2008-6-26 11:23 编辑 ]
作者: AMD11    时间: 2008-6-26 13:11
原帖由 feixiong 于 2008-6-26 11:12 发表
来不及思考在OCP也发表了类似说法，飞龙的结构设计还是很不错的，要不然Nehalem也不会采用相似的设计，问题出现在AMD糟糕的生产工艺上！！！

以下为引用其发言：
这个新闻纯粹是放P

等着看上海吧

上海的性 ...


引用阁下的话：“上海的性能至少要比巴塞罗那B3提升20%"
现在流行大跃进么？不怕别人挖坟？:funk:
作者: AMD11    时间: 2008-6-26 13:13
原帖由 feixiong 于 2008-6-26 11:12 发表
来不及思考在OCP也发表了类似说法，飞龙的结构设计还是很不错的，要不然Nehalem也不会采用相似的设计，问题出现在AMD糟糕的生产工艺上！！！

以下为引用其发言：
这个新闻纯粹是放P

等着看上海吧

上海的性 ...


还有：“K10在SPEC CINT2000中的几个项目，与core2差距超过500%。vpr、mfc都是最容易出现cache容量miss的地方，K10目前几乎就彻底栽在这个地方上”
（1）能否给出连接？
（2）能否说说mfc在哪处“最容易出现cache容量miss的地方”？
作者: acqwer    时间: 2008-6-26 14:32
原帖由 AMD11 于 2008-6-26 13:13 发表


还有：“K10在SPEC CINT2000中的几个项目，与core2差距超过500%。vpr、mfc都是最容易出现cache容量miss的地方，K10目前几乎就彻底栽在这个地方上”
（1）能否给出连接？
（2）能否说说mfc在哪处“最容易出现ca ...

SPEC还是要看编译器和系统优化的，而且B2的K10在打开TLB patch时内存性能大跳水，Cache miss的损失当然大，换成B3的要好很多。

http://www.spec.org/cpu2006/resu ... 20071001-02186.html

http://www.spec.org/cpu2006/resu ... 20080317-03785.html
mcf K10大概落后60%。
作者: feixiong    时间: 2008-6-26 14:34
LS的LS，我菜鸟一个，可没有水平说出这种话，以上为引用来不及思考在ITOCP的发言而已！

http://www.itocp.com/viewthread.php?tid=5352&highlight=K10

http://www.itocp.com/viewthread.php?tid=4506&highlight=%E7%BC%93%E5%AD%98

[ 本帖最后由 feixiong 于 2008-6-26 14:38 编辑 ]
作者: acqwer    时间: 2008-6-26 14:47
原帖由 feixiong 于 2008-6-26 14:34 发表
LS的LS，我菜鸟一个，可没有水平说出这种话，以上为引用来不及思考在ITOCP的发言而已！

http://www.itocp.com/viewthread.php?tid=5352&highlight=K10

http://www.itocp.com/viewthread.php?tid=4506&highligh ...

靠增大L3能不能大幅提高性能，屏蔽一个核心减小L3的压力看多线程的性能下降幅度和线性差别有多大不就知道了，比如说3腿龙。
作者: feixiong    时间: 2008-6-26 14:52
LS的老兄你就直说吧非龙靠增大L3能不能大幅提高性能？
作者: acqwer    时间: 2008-6-26 15:02
原帖由 feixiong 于 2008-6-26 14:52 发表
LS的老兄你就直说吧非龙靠增大L3能不能大幅提高性能？

K10.5如果就是增加L3、拉点频率这点改进的话，估计最多也就是intel的65到45的提升了（不计SSE4）。

[ 本帖最后由 acqwer 于 2008-6-26 15:04 编辑 ]
作者: AMD11    时间: 2008-6-26 16:11
原帖由 acqwer 于 2008-6-26 15:02 发表

K10.5如果就是增加L3、拉点频率这点改进的话，估计最多也就是intel的65到45的提升了（不计SSE4）。


我也支持acqwer的预测，K10仅仅增加L3，综合提升不会超过10%，一般在5%以下。
作者: AMD11    时间: 2008-6-26 16:36
原帖由 feixiong 于 2008-6-26 14:34 发表
LS的LS，我菜鸟一个，可没有水平说出这种话，以上为引用来不及思考在ITOCP的发言而已！

http://www.itocp.com/viewthread.php?tid=5352&highlight=K10

http://www.itocp.com/viewthread.php?tid=4506&highligh ...


我单独从你给出的连接中“http://www.itocp.com/viewthread.php?tid=5352&highlight=K10”截出图的一部分，可是我还是不明白，为什么在会差距这么大，虽然是K8与Core 2的对比，而不是K10的，难道mfc的测试中，对intel  CPU进行了SSSE4的优化？这与acqwer提供的差距太大了。

[ 本帖最后由 AMD11 于 2008-6-26 16:38 编辑 ]
作者: AMD11    时间: 2008-6-26 16:42
原帖由 feixiong 于 2008-6-26 14:34 发表
LS的LS，我菜鸟一个，可没有水平说出这种话，以上为引用来不及思考在ITOCP的发言而已！

http://www.itocp.com/viewthread.php?tid=5352&highlight=K10

http://www.itocp.com/viewthread.php?tid=4506&highligh ...


可惜我没有ittop的账号，否则真应该问问“来不及思考”为什么说“vpr、mfc都是最容易出现cache容量miss的地方”这句话，如何得出这个结论。:funk:
作者: superray    时间: 2008-6-26 17:01
原帖由 downdown 于 2008-6-25 12:48 发表
[打][酱油]居然也被屏蔽。。:funk: :funk:

真是每个帖子都有亮点:loveliness:
作者: OCFish    时间: 2008-6-26 17:10
原帖由 acqwer 于 2008-6-26 15:02 发表

K10.5如果就是增加L3、拉点频率这点改进的话，估计最多也就是intel的65到45的提升了（不计SSE4）。


这两公司在CPU设计能力上的差距远没有制程来得大,否则A也活不到今天.批判一事物的时候切误搞全盘否定．Ａ要靠Ｋ１０这个构架搞至少２～３年，既然他们的工程师用这种设计他们的高层批准这种方案他们的股东认可这种路线．自然有它的可取之处，除非你觉得这些个人都不如你．

Ｋ１０现在的局面主要是ＢＵＧ和制程造成的，楼上的那个分析很客观我不知道有什么可喷的．抱开宣传手段和无脑枪文Nehalem从现阶段透露的资料来看确实不比Ｋ１０高明多少．那么就从手头现有的东西来看鼓吹未来的Nehalem就等于鼓吹未来的K10或者K10.5。唯一的区别是Nehalem还没出演而K10已经演黄了需要重新排练。自K6以后两家产品基本客观的反映了各方面的客观差距。当然只有FANS才更关注哪家失误了哪家超水平发挥了，不过这一出戏缺了这些因素就没有戏剧性了。


另外处理器发展都是循序渐进的，Core这种构架体现出来的革命性更多的来源于Netburst的失误和K8的不思进取.从结果来反推原因总是相对简单的过程.
作者: elisha    时间: 2008-6-26 17:23
原帖由 OCFish 于 2008-6-26 17:10 发表
这两公司在CPU设计能力上的差距远没有制程来得大,否则A也活不到今天.批判一事物的时候切误搞全盘否定．Ａ要靠Ｋ１０这个构架搞至少２～３年，既然他们的工程师用这种设计他们的高层批准这种方案他们的股东认可这种路线．自然有它的可取之处，除非你觉得这些个人都不如你．

Ｋ１０现在的局面主要是ＢＵＧ和制程造成的，楼上的那个分析很客观我不知道有什么可喷的．抱开宣传手段和无脑枪文Nehalem从现阶段透露的资料来看确实不比Ｋ１０高明多少．那么就从手头现有的东西来看鼓吹未来的Nehalem就等于鼓吹未来的K10或者K10.5。唯一的区别是Nehalem还没出演而K10已经演黄了需要重新排练。自K6以后两家产品基本客观的反映了各方面的客观差距。当然只有FANS才更关注哪家失误了哪家超水平发挥了，不过这一出戏缺了这些因素就没有戏剧性了。


另外处理器发展都是循序渐进的，Core这种构架体现出来的革命性更多的来源于Netburst的失误和K8的不思进取.从结果来反推原因总是相对简单的过程.
扣肉比K8也高明不到哪里去，是不是阿
作者: naze    时间: 2008-6-26 17:31
原帖由 OCFish 于 2008-6-26 17:10 发表

Ｋ１０现在的局面主要是ＢＵＧ和制程造成的


1.K10 B2不打补丁与B3只有1%-2%的差距.相比于core2与penryn5%-10%(10%主要针对see4.1的改进)的提高
2.Intel与AMD都是以半导体科技为依赖的it企业.半导体就是其根本命脉与基础
基础半导体研究都没搞好.谈何架构设计
架构设计得天马行空.结果做不出来,那有P用
作者: feixiong    时间: 2008-6-26 17:41
原帖由 AMD11 于 2008-6-26 16:42 发表


可惜我没有ittop的账号，否则真应该问问“来不及思考”为什么说“vpr、mfc都是最容易出现cache容量miss的地方”这句话，如何得出这个结论。:funk:


说实话我看不懂这些图表和具体讨论细节，我是外行，只要知道结论就可以了。引用的资料仅供参考！
另外来不及思考就在本坛，显卡区子论坛的斑竹，你可以和他讨论！

[ 本帖最后由 feixiong 于 2008-6-26 17:44 编辑 ]
作者: kingofmx200    时间: 2008-6-26 17:53
原帖由 OCFish 于 2008-6-26 17:10 发表

这两公司在CPU设计能力上的差距远没有制程来得大,否则A也活不到今天.批判一事物的时候切误搞全盘否定．Ａ要靠Ｋ１０这个构架搞至少２～３年，既然他们的工程师用这种设计他们的高层批准这种方案他们的股东认可这种路线．自然有它的可取之处，除非你觉得这些个人都不如你．

Ｋ１０现在的局面主要是ＢＵＧ和制程造成的，楼上的那个分析很客观我不知道有什么可喷的．抱开宣传手段和无脑枪文Nehalem从现阶段透露的资料来看确实不比Ｋ１０高明多少．那么就从手头现有的东西来看鼓吹未来的Nehalem就等于鼓吹未来的K10或者K10.5。唯一的区别是Nehalem还没出演而K10已经演黄了需要重新排练。自K6以后两家产品基本客观的反映了各方面的客观差距。当然只有FANS才更关注哪家失误了哪家超水平发挥了，不过这一出戏缺了这些因素就没有戏剧性了。


另外处理器发展都是循序渐进的，Core这种构架体现出来的革命性更多的来源于Netburst的失误和K8的不思进取.从结果来反推原因总是相对简单的过程. ...


先记下了...:)
作者: rtyou    时间: 2008-6-26 18:04
楼上某位大侠一直说k10落后不是架构问题，主要是制程等等问题，是不是可以说如果让Intel生产k10会强的一B呀？
作者: rtyou    时间: 2008-6-26 18:18
Afan的新论调诞生了：制程决定论。
k10的设计是无比先进的，但制程比不上Intel，虽然Intel的设计落后很多，但制程强大，所以Intel把AMD给弓虽女干了。

[ 本帖最后由 rtyou 于 2008-6-26 18:24 编辑 ]
作者: acqwer    时间: 2008-6-26 19:01
YY制成的等到K10.5出来还是被65nm C2Q踩怎么办？

PS：天天喷P4的某些人是不是觉得自己比Intel的工程师或者股东们牛啊，那些高手们都在那里高就？

对了，nehalem的测试早就出了，不知某人的“我看不见”神功已经修炼到第几层了，居然认为nehalem只有枪文和宣传资料？

[ 本帖最后由 acqwer 于 2008-6-26 19:06 编辑 ]
作者: acqwer    时间: 2008-6-26 19:02
原帖由 AMD11 于 2008-6-26 16:36 发表


我单独从你给出的连接中“http://www.itocp.com/viewthread.php?tid=5352&highlight=K10”截出图的一部分，可是我还是不明白，为什么在会差距这么大，虽然是K8与Core 2的对比，而不是K10的，难道mfc的测试中，对 ...

一个是Spec2000，一个是spec2006，编译器也不同。
作者: soft    时间: 2008-6-26 19:40
CINEBENCH R10

这个测试结果怎么样？我没啥概念
作者: elisha    时间: 2008-6-26 20:07
原帖由 soft 于 2008-6-26 19:40 发表
CINEBENCH R10

这个测试结果怎么样？我没啥概念

满负荷才升高了4度，你确定它是在工作？
作者: naze    时间: 2008-6-26 20:19
原帖由 soft 于 2008-6-26 19:40 发表
这个测试结果怎么样？我没啥概念

Q9650@3G Vs Nehalem  ES@2.93G
11839 Vs  14299
同频提高20%
参考 anandtech测试 hehalem2.5G应该是9606*(1+20%)=11527.2
对比同频的phenom 9850  (11527.2-7986)/7986=44%
amd拿什么来拼命 Nehalem可是第四季就出来的



[ 本帖最后由 naze 于 2008-6-26 20:32 编辑 ]
作者: frankincense    时间: 2008-6-26 20:33
原帖由 naze 于 2008-6-26 20:19 发表

Q9650@3G Vs Nehalem  ES@2.93G
11839 Vs  14299
同频提高20%
参考 anandtech测试 hehalem2.5G应该是9606*(1+20%)=11527.2
对比同频的phenom 9850  (11527.2-7986)/7986=44%
amd拿什么来拼命 Nehalem可是第四 ...


单核心效率倒是只和Core2持平
作者: boybrood    时间: 2008-6-26 20:37
等着吧，又是一个过度品
作者: pjtomtai    时间: 2008-6-26 21:51
原帖由 OCFish 于 2008-6-26 17:10 发表


这两公司在CPU设计能力上的差距远没有制程来得大,否则A也活不到今天.批判一事物的时候切误搞全盘否定．Ａ要靠Ｋ１０这个构架搞至少２～３年，既然他们的工程师用这种设计他们的高层批准这种方案他们的股东认可这 ...


制程和产能是半导体企业的核心竞争力,因为两者直接决定成本. CPU设计始终受制于晶体管预算,只能是最佳设计,不能是最优设计.
A活到今天,主要得益于IBM的援助使其制程上始终只落后一代.
如果今天的A还停留在90nm,他能生存吗?
作者: itany    时间: 2008-6-26 22:03
原帖由 OCFish 于 2008-6-26 17:10 发表


这两公司在CPU设计能力上的差距远没有制程来得大,否则A也活不到今天.批判一事物的时候切误搞全盘否定．Ａ要靠Ｋ１０这个构架搞至少２～３年，既然他们的工程师用这种设计他们的高层批准这种方案他们的股东认可这 ...


如果除开什么IMC和HT的话，不觉得K8比K7高明多少，也不觉得K10比K8高明多少
作者: Prescott    时间: 2008-6-26 23:57
原帖由 feixiong 于 2008-6-26 11:12 发表
来不及思考在OCP也发表了类似说法，飞龙的结构设计还是很不错的，要不然Nehalem也不会采用相似的设计，问题出现在AMD糟糕的生产工艺上！！！

以下为引用其发言：
这个新闻纯粹是放P

等着看上海吧

上海的性 ...


:funk: :funk: 我记得某蓝号称AMD最大的优势就是工艺的。:funk: :funk: :funk:
作者: itany    时间: 2008-6-27 00:29
原帖由 boybrood 于 2008-6-26 20:37 发表
等着吧，又是一个过度品


除非倒闭，否则啥不是过渡品？
作者: itany    时间: 2008-6-27 00:40
原帖由 frankincense 于 2008-6-26 20:33 发表

单核心效率倒是只和Core2持平


在Cinebench里边是这样，只不过现在的Yorkfield在Cinebench里边已经做得够好了
也许等到11出来就不一样了







作者: soft    时间: 2008-6-28 19:29
原帖由 frankincense 于 2008-6-26 20:33 发表


单核心效率倒是只和Core2持平



那这个测试呢？
作者: Travis    时间: 2008-6-28 21:00
K10这个东西在桌面应用里不会吃香的。
作者: maxmusic    时间: 2008-6-30 04:11
传过两年AMD和INTEL都倒了，大家都拿算盘算帐~！



欢迎光临 POPPUR爱换 (https://we.poppur.com/) Powered by Discuz! X3.4