[已更新]多线程性能的向前一大步：Haswell CPU微架构变化

AMD11

我们现在看到的是前端的变化，按理说，前段发生了如此大的变化，中间的处理过程应该会发生较大的变化，不知道Intel会不会将整个架构勾勒出来。有点期待。

AMD11

bigpao007在隔壁放过早期的Haswell的测试，也说了一句“架构超强，但是制程限制了架构。”，只是没有提到详细的架构方面的信息（L4 cache不算，，不要揪我的小辫子），如今看来，还真如此了，Intel真的做了限制，估计在14nm工艺才放开这些限制（推测，错，望斧正）。

AMD11

itany 发表于 2012-9-15 15:56
求链接。

据称内置的所谓L4缓存应该是显存，大小估计是128M，位宽可能是256位。

http://www.ch_i_p_h_el_l.com/thread-451483-1-1.html
去掉所有的下划线，减号不要去掉。所说的L4也不是显存，至于最终规格如何，看发布，或偷偷问老P。

AMD11

Transaction 我国计算界基本都翻译成事务，而且事务在计算机科学中是一个非常重要的概念，涉及事原子操作（原语操作）。因此，我个人也支持翻译成“事务内存”，如果用“交易内存”这个概念，显得不知所云。

因此，说“交易同步”，我个人当时立刻一愣，想了半天，如果不看英文，还在迷糊中。

AMD11

在硬件上实现锁细粒度化，相应地要扩展一系列的东西，至少在寄存器上要扩展（不知是物理扩展还是重命名等等手段），因此Haswell的变化的确比较大，当然还没有我原来预料中的那种革命性的变化。现在我很期待Intel什么时候将整个Haswell的架构图放出来。

AMD11

itany 发表于 2012-9-15 22:31
话说这种一个PI的爆料，跟没爆差不多啊

是今年4月份的时候了，那是的haswell的BUG较多，估计是alpha版本（不是alpha处理器，是产品研制和生产以及推出的流程中的某个比较原始的阶段），不知道是A几。