只需一步,快速开始
手机号码,快捷登录
原帖由 itany 于 2007-10-8 21:06 发表 不要忘了intel是include缓存,L3的内容要完全包含L2,要是L2的总大小和L3差不多,那L3就没啥用了 而且,L2更小可以实现更低的延迟,提高性能阿 平衡L2延迟降低带来的好处和命中率降低带来的坏处,在有L3的 ...
使用道具 举报
原帖由 flz821028 于 2007-10-9 07:44 发表 我的意思是废掉L3。 好像U都是include缓存吧?:unsure:
原帖由 Edison 于 2007-10-10 15:04 发表 最新消息是,Dunnington将会是每两核共享L2 cache,每四或六核共享L3。报告完毕。
原帖由 acqwer 于 2007-10-10 17:36 发表 那么AMD岂不是还可以继续吹真四核。
原帖由 Edison 于 2007-10-10 17:38 发表 4/6核都在一个die上。
原帖由 Johnalias 于 2007-10-10 17:40 发表 年底发布的4核不是有12MB了吗,Cache越做越少!? 这样子有些怪,哪个芯片设计的给解释下! 三通道内存,以后买内存都3根一卖!?
原帖由 1empress 于 2007-10-10 18:01 发表 NF2是双通道MC好不好 当然NF2这个双通道比865P那个胶水双通道要灵活一些
原帖由 snakenj 于 2007-10-9 10:17 发表 为何不直接把L2加大到12MB呢? 怕命中率底下?
本版积分规则 发表回复 回帖后跳转到最后一页
广告投放或合作|网站地图|处罚通告|
GMT+8, 2024-6-2 14:23
Powered by Discuz! X3.4
© 2001-2017 POPPUR.