讨论在一定性能一定工艺条件下，核心选择和功耗的问题。

maomaobear

从intel重新发掘出P54C来搞显卡想到的。

受到软件发展和应用的限制，CPU的性能需求遇到一个瓶颈。虽然软件在进步，但是就人们的需要而言。有些进步是浪费机器性能和地球资源。

目前已知的技术，不考虑3D游戏，在视频加速显示芯片解决的前提下，ATHLON 2GHZ 的性能基本就足够，甚至过剩了。扣除掉指令集的优化跑SUPERPI，ATOM的实际性能也不过相当于图拉丁、雷鸟1.4Ghz的水平，或者更低一点。VIA的nano基本也在这个档次上。

目前的工艺，主流65nm，高一点45nm，还没上市的40nm、32nm。

选择那个核心的基础进行开发才能做出功耗最低的X86 SOC呢？

intel选择的是ATOM，一个顺序的新东西，接近5000万晶体管，和P4差不多，功耗能到个位数。

VIA是新开发的nano，接近1亿晶体管了，还是65nm工艺，功耗更大。

AMD直接把K8放上去，65NM工艺，功耗也不小。

似乎都不是很理想，移动设备要求0.5w的功耗都做不到。

查了一下以前的CPU

P54C只用了300多万个晶体管就能达到当时不错的性能，后来到了PIII一下就是2000多万了。但是多用了这么多资源，同频的PIII和同频的P54C比起来，真没有晶体管显示的那么大差距。

AMD是K6-3就是2000多万了，但是后来同样2000多万的毒龙比K6-3的同频性能强太多了。到了AHTLON XP后期是3000多万。P4已经过5000万了。AMD K8一下子就过亿了，虽然有集成内存控制器的因素，但是我觉得K8加的流水线长度很大程度上提高了复杂度。

对于主流产品，为了提高频率，增加流水线长度是必要的，但是从低功耗产品来说，似乎少两级流水线也够用了。

后来，虽然主流产品升级了，但是大家都没有放弃高效的产品，AMD把athlon xp当成 nx系列用在低功耗市场，INTEL把P54C用在显卡上面。


感觉这些老架构其实很合适用到新应用上，便携设备需要一个性能不高低功耗少晶体管的SOC，如果INTEL给P54C加两、三级流水线，加上二级缓存，加上mmx、sse、sse2、sse3指令结合，频率提高到2ghz，用到的晶体管应该比atom更少一些，功耗也能更低一些。这样就可以塞进来南北桥和显示芯片做成SOC。

AMD这边K7改起来更方变，收购了AMD，图形技术芯片组技术都有了，加上就是了。用K8似乎浪费资源。

Edison

Pentium 的 L2 cache 是主板上的，如果把这部分也加上去， Pentium + L2 cache 的晶体管也不算少吧，虽然还是有一定的差距，摘掉 L2 cache 的话，Pentium 的性能简直是惨不忍睹呀。

panjanstoneborg

老大说的对，L2是晶体管数目的关键

Prescott

Atom做到0.5W的SOC是没有问题的。当然不是Pineview。

a1q1q1q

没竞争啊 intel  唔着好东西不放出来

itany

没竞争啊 intel  唔着好东西不放出来
a1q1q1q 发表于 2009-8-23 07:11

拉高性能是比较容易的，降低功耗也是比较容易的，这两个都实现，加上成本控制
就不是那么容易了

sonicxz

速度降到百MHZ等级。。。

zpk167

前来学习

spinup

现在半导体制造企业同一线宽下也有不同工艺。虽然一般来说越小的线宽性能功耗比一般更高，但并不是一定的，偶尔有更大线宽性能功耗比更高的例子----不过要付出其他的代价。

缓存消耗的晶体管：一般的SRAM是6管单元，就是6管一位，那样一个字节就要50管左右（考虑到SRAM读写需要的额外晶体管），这样1M字节就需要5千万管子。----实际上考虑到奇偶校验或者ECC，另外还有tag等等，实际晶体管数还要多不少。
现在SRAM还常用7管甚至8管单元来满足低电压下的工作，这样理论上晶体管数还要大幅增加，不过很多企业似乎使用简化算法，例如以5千万1MB计算。精确计算的话7千万1MB都不稀奇。

所以缓存对晶体管数的影响比核心高得多。几次晶体管数量几倍跃升都是因为本来在片外的缓存缓存集成到核心上了。成本当然也有不小的影响。

spinup

另外说一下，以晶体管数来判断面积，性能和功耗现在都可能会有很大谬误。

原因之一：晶体管扇出系数。扇出系数就是一个晶体管驱动其他晶体管的能力。晶体管扇出系数大就能用更少的管子实现相同甚至更高的性能，不过大扇出系数往往意味着更大的晶体管面积或者更高性能更高功耗的制程工艺。也就是说有时候实现同样功能的部件，有些晶体管更多的设计性能却更低，但是功耗也更小。

原因之二：动态逻辑。某些方案可以用更少的晶体管实现更高的性能，很多动态逻辑都是如此，不过它们也要付出一定的代价，例如更高的功耗。

原因之三：闸控晶体管。90nm以后出现很多问题，晶体管泄漏变得比较严重。在逻辑电路上增加一些特殊的晶体管以控制其电源----在工作需要时才打开，就能降低整体功耗。嵌入到门电路的闸控晶体管占据的比例相当大--甚至达到几分之一，7管SRAM单元其实就是相似原理的一个例子。


所以现在单靠晶体管数看待芯片的性能与功耗是很难取得准确的分析----很多情况甚至是恰相反。

maomaodown

不同工艺做一样的cpu 性能是一样。。

只是 工艺的改进 一定伴随 设计的变化 否则工艺改进无意义。

sharko

应该说x86本身就不适合便携设备，通用处理器要适应各方面需求，必须要把内部搞的负责，功耗与性能之间必须有取舍

icemile

现在性能已经足够了，下一步的重点应该是节能。