Rambus明年推65nm PCIe2物理层方案

tootoo

在25日Rambus台湾新竹开发者论坛上，该公司公布了支持未来PCIe 2.0 (Gen2)规范的物理层（PHY）接口解决方案。

在上月IDF上展出的Rambus PCIe Gen2解决方案目前基于PCIe 2.0标准的初始版本——0.9修订版。PCIe 2.0最终规范将在年底由PCI Special Interest Group (PCI-SIG)发布。

Rambus CEO Harold Hughes表示，公司并非PCI-SIG的成员，在近未来也没有加入该组织的计划。

PCIe 2.0标准将PCIe的传输率由目前的2.5Gbps提升到5Gbps，更短的时钟周期也向IC设计商提出更高的挑战。Rambus在台湾公布PCIe 2.0 PHY方案也是为了向芯片组和GPU厂商指出这些挑战。

目前该方案在TSMC以90nm制程生产，明年中期还将转向TSMC的65nm制程，Rambus还计划在2008年实现45nm工艺，但还未选定生产伙伴。

除了TSMC，Rambus也和United Microelectronics Company (UMC）合作以180nm, 150nm和130nm工艺生产PCIe Gen1 PHY cell。为了满足客户需求，该公司也在开发以UMC的工艺实现的PCIe Gen2方案。

Rambus表示，其PCIe界面方案的台湾客户包括SiS和XGI Technology，两家公司都在UMC有生产订单。其他顾客还包括之前被NVIDIA收购的ULi Electronics。去年，ULi透露在UMC生产的产品中已经采用了Rambus的PCIe PHY cell。