推算Nehalem缓存结构及容量专用贴！

spinup

周边的部分要做MC接口和CSI接口,为了和核心电路隔离还应离开一段距离,所以占的面积应该不小.
顶部部分很象MC的驱动和pad,左右深色的是4个CSI接口的pad.

下部应该是L2感觉象两边各4M

bobtom_wu

原帖由 itany 于 2007-9-19 20:36 发表


应该是相同的
当然缓存的密度和缓存行的容量，关联度都是有关系的，但是从Yonah开始到Penryn，行容量和单位容量的关联度都是未曾变化，面积随着容量的变化也很理想啊
您说的容量和面积呈现出巨大差别是指 ...

你们所看到的芯片的版图，是基于某个公司某个工艺的库做的。IC 后端设计工程师，就用这个库里各种单元来做，通过合适的摆放这些单元，包括组合逻辑、触发器、macro器件以及一些ip（这叫布局），然后再用金属来连接（这叫布线），来满足一定的时序、电压、EM、功耗以及其它物理上的要求。这类macro器件就包括sram，dram，rom等memory。在这个库里，每个元件都有时序、逻辑、功耗和尺寸方面的信息，我上面所说的意思就是：比如一个单位容量的sram，它的面积大小是4000，而2个单位容量的sram，不是4000×2。

itany

原帖由 bobtom_wu 于 2007-9-19 21:51 发表


你们所看到的芯片的版图，是基于某个公司某个工艺的库做的。IC 后端设计工程师，就用这个库里各种单元来做，通过合适的摆放这些单元，包括组合逻辑、触发器、macro器件以及一些ip（这叫布局），然后再用金属 ...

谢谢您的指教
但是从宏观上，比如1M的缓存和2M的缓存，容量和面积符合的还是比较好的
换言之，从图上边还是能做出一些判断的，我认为是这样

itany

原帖由 spinup 于 2007-9-19 21:13 发表
周边的部分要做MC接口和CSI接口,为了和核心电路隔离还应离开一段距离,所以占的面积应该不小.
顶部部分很象MC的驱动和pad,左右深色的是4个CSI接口的pad.

下部应该是L2感觉象两边各4M

谢谢指教！
这样就明白多了……
很可能是共享8M L2，还是很美好的……

bobtom_wu

原帖由 itany 于 2007-9-19 22:00 发表


谢谢您的指教
但是从宏观上，比如1M的缓存和2M的缓存，容量和面积符合的还是比较好的
换言之，从图上边还是能做出一些判断的，我认为是这样

不客气。我也只是随便说说，也不一定完全对，如果严谨些的话，还要去查查资料。呵呵。

lzy24

共享Cache大概8MB，无责任乱猜是L2

iCer

可能一开始 CSI和IMC会占一点地方,毕竟 intel第一次做.又要做得好

bobtom_wu

原帖由 itany 于 2007-9-19 22:00 发表


谢谢您的指教
但是从宏观上，比如1M的缓存和2M的缓存，容量和面积符合的还是比较好的
换言之，从图上边还是能做出一些判断的，我认为是这样

对了，今天我的帖子里多有冒犯之处，兄弟不要见怪！

itany

原帖由 bobtom_wu 于 2007-9-20 00:17 发表


对了，今天我的帖子里多有冒犯之处，兄弟不要见怪！

呵呵，我自己已经去和谐了一下……

:lol:

HeavenPR

Nehalem 的 die shot 看起来很邪恶的样子，就像个四眼外星人的头 :funk:

ITANIUM2

原帖由 HeavenPR 于 2007-9-20 01:08 发表
Nehalem 的 die shot 看起来很邪恶的样子，就像个四眼外星人的头 :funk:

拜女王w00t)

elisha

原帖由 HeavenPR 于 2007-9-20 01:08 发表
Nehalem 的 die shot 看起来很邪恶的样子，就像个四眼外星人的头 :funk:

象由心生:funk:

lzy24

原帖由 elisha 于 2007-9-20 10:44 发表
象由心生:funk:

:funk: :funk:

itany

为了便于推测CSI和IMC的情况，补充一下Barcelona的管芯图：