45nm双路至强specfp_rate成绩大幅提高30%

itany

原帖由 罗菜鸟 于 2007-11-15 22:47 发表

2片16K的SRAM，两片ARM7，一片Altera cyclone，一条64MB的SDRAM

两片ARM7+64M的 SDRAM阿
和CS考试时考如何用ALU来软件实现FPU貌似没有什么本质的区别阿

罗菜鸟

原帖由 Prescott 于 2007-11-15 23:42 发表

一个简单问题：ARM7内部是有8K的数据缓存的（如果我没记错的话）。如果ARM7(0)缓存了地址A上的数据，ARM(1)要更新地址A上的数据（也就是写），你是如何通知ARM(0)地址A上的数据被其他处理器改动了的？或者直白一点 ...

缓存一致控制是做在FPGA上面的，我老师做的FPGA上面的控制算法，我只是打下手的。

Prescott

原帖由 罗菜鸟 于 2007-11-16 11:48 发表

缓存一致控制是做在FPGA上面的，我老师做的FPGA上面的控制算法，我只是打下手的。

ARM7的总线定义哪里有？我找不到。如果总线中根本没有定义保证缓存一致性协议的信号，你在FPGA上也没法做任何事情。

你所谓的这个东西，只不过是一个最基本的共享三级缓存原型而已，任何一个实际的实现都比这个复杂不知道多少倍。你连别人怎么实现的都不知道，就敢随便BS。先去看看Power4/5/6，Conroe的二级缓存，Barcelona的三级缓存，甚至任何一个共享缓存的实现再来BS他们。或者更基本点，先去看懂已经有几十年历史的FSB吧。

[ 本帖最后由 Prescott 于 2007-11-16 12:49 编辑 ]

kisazhu

技术贴啊......:loveliness:

wl00560

好深奥，看不懂啊:funk:

dreamz3

看不懂{wink:]

Xcivic

我靠...一年前的帖子都被LS挖出来了...
等Nehalem EP发布吧...AMD就该输光了

bobtom_wu

原帖由 itany 于 2007-11-14 10:31 发表


毕竟HTT在前，QPI在后，Intel没有采用类似AMD的MEOSI协议应该也是经过仔细考虑和分析的，就像Intel没有采用SOI一样

应该是你“经过仔细考虑和分析的”吧，如果你能代表intel，你这么说也没什么不可以。