为什么大家都B4胶水？

samhrc

当然哪种方法只适用小面积的不太复杂的功能用途近似的芯片。特别是消费电子类的如果用在CPU 可没戏。

鲁爾

原帖由 六道众生 于 2008-3-15 08:22 发表
速龙很猛的时候，AMD说:鄙视胶水,大家就鄙视胶水了

:lol: :lol:

罗菜鸟

原帖由 samhrc 于 2008-3-16 00:21 发表


我们以前的厂要同时生产30多种不同的芯片。但是只有2条生产线和半条砷化镓试验线你说怎么办？

其实有个变通的方法， 将功能类似的几个芯片和起来分区域刻在一个Die上。需要实现那个芯片的功能，就用金丝球焊去 ...

邦定是不是成本很低？貌似你说的方法有点浪费

samhrc

做邦定肯定成本低，不过不适合管脚复杂的。而且散热有困难，功耗大的不成。

我不是说了吗哪种方法都是消费电子用的中小型芯片用的。其实并不浪费，它能简单有效的解决多品种小批量的产品。很多智能卡，包括手机的SIM都是这种工艺做的，里面肯定有没用上的部分。

superwally

都是被AMD的广告害的
胶不胶水的和我们有什么关系？  只要性能这个目的达到了，不必去过分关心方式

罗菜鸟

原帖由 samhrc 于 2008-3-16 12:43 发表
做邦定肯定成本低，不过不适合管脚复杂的。而且散热有困难，功耗大的不成。

我不是说了吗哪种方法都是消费电子用的中小型芯片用的。其实并不浪费，它能简单有效的解决多品种小批量的产品。很多智能卡，包括手机的 ...

另外请教一下，有没有把大容量L3 cache和内存控制器/IO控制器（前端总线）集成到一个DIE上，再和CPU核心（含L2 CACHE）封装在一起的？

samhrc

这个我可不知道， 没做过通用CPU。

itany

原帖由 AMD``FANS 于 2008-3-17 00:13 发表
因为Intel的第一代桌面胶水U屁地性能很烂，给人留下了不好的印象。虽然很显然这并非胶水的错. 另外A社的宣传工作起到了推波助澜的作用

兄弟，PD 800系列可是一块管芯的，根本不是”胶水“的……

罗菜鸟

原帖由 samhrc 于 2008-3-14 21:16 发表


我不太明白。

你说是不是一块晶圆上只有一个核心？ 有这种做法。

我们以前的砷化镓拉晶工艺不是特过关，大直径的晶体老是有各种缺陷这个，晶体就是50毫米直径的。有时候做实验或者比较大的微波器件就是50直 ...

SOC呢？现在的32位SOC或者64位SOC好象也有很多规格。不可能开几条生产线吧？

samhrc

常见的SOP、QFP 或者QFN 封装的小型的 SOC肯定是一块Die不是好几块。分析来看里头不会有很大的空间容纳几块Die。

我认为应该是一块wafer同时蚀刻出数种不同的管芯，划片之后分检开送不同的封装线。
就好比是一个煎锅，一边煎鸡蛋，一边做鸭蛋，空地还放上两只鹌鹑蛋。等做好了，我想吃鸡蛋就去取鸡蛋。

你可以找一块报废的拆开看看：用浓硫酸去煮就能把环氧封装溶解。而不会溶解硅。

lzy24

原帖由 itany 于 2008-3-17 00:41 发表


兄弟，PD 800系列可是一块管芯的，根本不是”胶水“的……

PD800确实是一块管芯，但和PD900的原理没有区别。只能说PD800硬把两个Prescott塞到一个管芯里去了

samhrc

原帖由 lzy24 于 2008-3-20 12:01 发表

PD800确实是一块管芯，但和PD900的原理没有区别。只能说PD800硬把两个Prescott塞到一个管芯里去了

那你说原生双核和胶水双核还应该有什么其他的区别？

罗菜鸟

原帖由 samhrc 于 2008-3-20 11:47 发表
常见的SOP、QFP 或者QFN 封装的小型的 SOC肯定是一块Die不是好几块。分析来看里头不会有很大的空间容纳几块Die。

我认为应该是一块wafer同时蚀刻出数种不同的管芯，划片之后分检开送不同的封装线。
就好比是一个 ...

貌似现在的大容量内存就是几个die封装在一起的

kunnsr

原帖由 ztbyron 于 2008-3-13 12:01 发表
大家B4胶水 应该是因为卖的太贵了。。。

也可以说不是胶水得太不争气了~

samhrc

原帖由 罗菜鸟 于 2008-3-20 22:56 发表

貌似现在的大容量内存就是几个die封装在一起的

闪存卡就采用了堆叠的方式， 管芯是两块Die 堆叠一起的。不过这个封装技术只能用于小功耗的场合。