core2的FSB为何没成为瓶颈？

Crush

core2的架构中，默认情况下内存带宽要远大与FSB，1066<<800*2
为何FSB不是瓶颈？在评测中，内存用800*2的效果远大与533*2（刚好和FSB相同）
这种情况同样在i820和nFroce2 U400芯片组上出现过，这个时候FSB就是瓶颈了，尤其是NF2上双通无任何优势。
有高人解答下困惑我多年的问题么:(

托斯卡纳的兰

原帖由 Crush 于 2007-1-28 10:02 发表
core2的架构中，默认情况下内存带宽要远大与FSB，1066<<800*2
为何FSB不是瓶颈？在评测中，内存用800*2的效果远大与533*2（刚好和FSB相同）
这种情况同样在i820和nFroce2 U400芯片组上出现过，这个时候 ...

这个和北桥集成的内存控制器是有关系的。实际上北桥也是有一定数量的缓存的～
965采用了更新的算法，可以同肉配合更加有效的利用内存的带宽把数据预读到北桥～
这种情况从915开始就一直发生，FSB小于内存的带宽，所以到965这一代算法已经比较成熟了
而820和NF2是刚刚开始面对这一问题的，所以效率是比较低的

Crush

原帖由 托斯卡纳的兰 于 2007-1-28 12:00 发表


这个和北桥集成的内存控制器是有关系的。实际上北桥也是有一定数量的缓存的～
965采用了更新的算法，可以同肉配合更加有效的利用内存的带宽把数据预读到北桥～
这种情况从915开始就一直发生，FSB小于内存 ...

有点抽象，北桥缓存按照我的理解如果不比L2大就没意义了，并不能缓解FSB总线的压力，除非MCH能预处理一部分内存数据（不大可能）或者缓存通道是独立的而非FSB提供（查了资料不可能）。楼上的朋友能给点详细资料研究以下吗。

[ 本帖最后由 Crush 于 2007-1-28 18:22 编辑 ]

jackboy

反正普通人只知道能操呵呵

Crush

找不到相关资料显示MCH内置缓存，查了写资料总结了一下
1：core2架构内存性能过大
2：如果依照传统理论，在FSB饱和CPU空闲的情况下，高频DDR2带来的类似低延迟的效果对CPU访问内存指令做出最快速的响应是DDR800>DDR533的原因，高频加大带宽比双通加大带宽带来的优势就体现出来了。
3：希望有网友做下FSB=内存频率*2的情况下（带宽相同）单通道和双通道SuperPi的性能差距

Prescott

1066的FSB够用了呗

Prescott

原帖由 go_free 于 2007-1-28 22:51 发表


P大,那怎么解释 800*2 比 533*2 要快呢?

:wacko: 总不能800比533还慢吧。

Asuka

原帖由 go_free 于 2007-1-28 22:51 发表


P大,那怎么解释 800*2 比 533*2 要快呢?

延迟要小

OCFish

原帖由 go_free 于 2007-1-28 22:51 发表


P大,那怎么解释 800*2 比 533*2 要快呢?

533实际的内部频率只是133。当然800会更快了。具体到测试时就会出现你所说的那种阶梯型性能增长。至于NF2的问题双通无效果也只是在带宽足够的情况下才出现。假设有个跑FSB400 DDR266的平台那么双通的效果肯定会更明显。

[ 本帖最后由 OCFish 于 2007-1-29 02:49 编辑 ]

OCFish

原帖由 Crush 于 2007-1-28 18:20 发表
找不到相关资料显示MCH内置缓存，查了写资料总结了一下
1：core2架构内存性能过大
2：如果依照传统理论，在FSB饱和CPU空闲的情况下，高频DDR2带来的类似低延迟的效果对CPU访问内存指令做出最快速的响应是DDR8 ...

芯片组－内存问题可以参考VIA KT266和VIA KT266A。

Crush

原帖由 OCFish 于 2007-1-29 02:31 发表


533实际的内部频率只是133。当然800会更快了。具体到测试时就会出现你所说的那种阶梯型性能增长。至于NF2的问题双通无效果也只是在带宽足够的情况下才出现。假设有个跑FSB400 DDR266的平台那么双通的效果肯 ...

NF2 266双通我试过，性能不及DDR单通道400，NF2 异步性能极差

Crush

原帖由 Asuka 于 2007-1-29 01:32 发表


延迟要小

差不多就是这样了

greenwater

不超频，，用ddr2533 和ddr21066性能不会相差5%
超频的话就不会用533了，因为cpu:ram肯定是要小于等于1的。