|
本人不是学Circuit Design的,凑凑热闹而已,提前2两分钟到考场,对号入座,几乎就没有空的位子,一个教室坐了差不多六七十人,我心想这么多人能有一两个OFFER就不错了,今年的就业形势真的很不好。。。。
申的ASIC DESIGN 英文题目英文答卷,题目随便涂了涂,两条关于verilog的直接无视,一题序列检测设计电路题,串行输入检测000和111,要求对应输出101和010,初看很简单,用触发器画了半天,无解,出来问同学说用状态机做,晕死,我真的是大菜鸟。。。。然后好容易做出来一条8位输入,语言描述输出的。然后一条Perl编程,最后一条脑抽智力题,说X平方数量的金钱,甲乙想平分,想了个办法,甲先拿10块,乙再拿10块,一直拿下去。。。(三陆喝多了)问拿到最后用什么办法才能公平分配(我觉得怎么也不公平,一起搓一顿最公平)。旁边申图形架构的哥们来自外地大学,看了英文尽尽敬搜月郾宦厶称帘巍俊康票钱砸水里了。。。不过图形架构大都是问答题,居然还有问虚拟内存如何映射实体内存这种题目,本科生都会的,早知道申这个了,还能胡诌不少,避免交白卷的尴尬。 |
|