奈茨角 —— Intel 发布 22nm 50+ 核 HPC 版 LRB 计划

Edison

详情点击：
http://www.pcinlife.com/news/har ... 1275321741d850.html

基本上就是 Larrabee 的骨架，去掉了 TMU 部分以及一些相关的单元，。


在上周 Intel 宣布近期不会推出 Larrabee 独立显卡后，今天 Intel 在 ISC 2010 举行期间发布了一条和 Larrabee 有关的新消息，这就是宣布将推出针对 HPC （高性能计算）的 Larrabee 产品，这个产品将采用被称作 MIC（整合式众核）的体系架构，第一款实体化产品的代号是 Knights Corner，以 22 纳米工艺生产，拥有 50 个以上的内核，最早的发布时间将可能是 2011 年，不会集成任何针对图形计算的硬件电路，但是依然保持 Larabee 的 x86 ISA，不过这样的 ISA 取向对于 HPC 到底有什么好处我实在看不出。

Edison

没有 tmu 的话，估计是否完整支持 opencl 也是个问题。

hpctech

没有 tmu 的话，估计是否完整支持 opencl 也是个问题。
Edison 发表于 2010-6-1 00:51

这个问题应该不大，也就是个插值的问题，可以用向量单元算的。

当然TMU做纹理采样是根据二维局部性优化的，有专门单元的话也许纹理填充率看起来会高一些。

goldman948

intel看到老黄数钞票看的眼红了

gz_easy

有机会拿50+ 核 HPC 版 LRB 跑跑hpc的GPCBenchmark也许可以了解LRB对的OpenCL的支持情况。

promethium

进来学习学习。

梦游的猪

老黄的手指数钱都数肿了,intel的方案还在图纸上.

hpctech

有机会拿50+ 核 HPC 版 LRB 跑跑hpc的GPCBenchmark也许可以了解LRB对的OpenCL的支持情况。
gz_easy 发表于 2010-6-1 10:51

在LRB上用OpenCL 1.0的编程模型对硬件资源来说是大大的浪费。。。