ISSCC2011 UBM&AMD

PRAM

Design Solutions for the Bulldozer 32nm SOI 2-Core Processor Module in an 8-Core CPU, AMD
40-Entry Unified Out-of-Order Scheduler and Integer Execution Unit for the AMD Bulldozer x86-64 Core, AMD                                An 8MB Level-3 Cache in 32nm SOI with Column-Select Aliasing, AMD
A Low-Power Integrated x86-64 and Graphics Processor for Mobile Computing Devices, AMD
A 5.2GHz Microprocessor Chip for the IBM zEnterpriseTM System, IBM Systems and Technology Group; IBM Research
Dynamic Hit Logic with Embedded 8 Kb SRAM in 45nm SOI for the zEnterpriseTM Processor, Fraunhofer Institute for Photonic Microsystems    IBM Systems and  Technology Group                                                                                                                                                                                             A Highly Digital 0.5-to-4Gb/s 1.9mW/Gb/s Serial-Link Transceiver Using Current-Recycling in 90nm CMOS,    Oregon State University; IBM Zurich Research Laboratory Moderator: Jan Rabaey, University of California, Berkeley, Berkeley, CA                       A 14Gb/s High-Swing Thin-Oxide Device SST TX in 45nm CMOS SOI, IBM Zurich Research Laboratory; Miromico                                                                                                                                                                                         A 3.9ns 8.9mW 4×4 Silicon Photonic Switch Hybrid Integrated with CMOS Driver, IBM T. J. Watson Reseach Center                     A 64Mb SRAM in 32nm High-k Metal-Gate SOI Technology with 0.7V Operation Enabled by Stability, Write-Ability                        and Read-Ability Enhancements, IBM Systems and  Technology Group                                                                                                                                                                                                                                                                                                                                                                                                    A 4R2W Register File for a 2.3GHz Wire-Speed POWER --EN    Processor with Double-Pumped Write     Operation,                          IBM  T. J.   atson Reseach Center; IBM Systems and  Technology Group;  Hoerner & Sulger&                                                                                                                                                                                    

malgerz

说的是啥？？？没看明白？cpu的介绍？