为对抗AMD 65奈米制程 Conroe推出原生2MB版本

流氓兔116

据台湾主机板业者消息透露，Intel为了进一步樽节处理器生产成本，期望提高低阶市场的竞争力打击对手AMD，计划于2007年2月推出原生2MB L2版本Conroe处理器，而行动处理器Merom亦会于Santa Rosa推出时，把低阶型号改为原生2MB L2 Cache版本。据主机板业者表示，此据是为了应付AMD 65奈米制来临而设。

据台湾主机板业者指出，现时Intel Core 2 Duo、Xeon 3000家族，均拥有4MB L2及2MB L2版本，但其实两者在生产成本上毫无分别，Intel只是透过屏敝形式，把原本为4MB L2的核心变成只有2MB L2的处理器以作市场区间。

相反，AMD K8处理器虽然同然拥有1MB L2和512KB L2核心的版本，但AMD将非采用屏敝形式，而是真正原生设计，令512KB版本进一步樽节成本，提升市场竞争力。

有监于此，Intel亦学上了AMD的招数，计划推出原生只有2MB L2的Conroe处理器，受影响型号包括桌面版本Core 2 Duo E6300 (1.86GHz/1066MHz FSB)、E6400 (2.13GHz/1066MHz FSB)及伺服器版本Xeon 3040 (1.86GHz/1066MHz FSB)及3040(2.13GHz/1066MHz FSB)，Stepping将由原来的B2版本改为L2版本，L2 版本将会采用新的SSPEC及MM数值以作识别，CPUID将由6F6改为6F2，是次更改将不会影响主机板厂商及客户端。

据台主机板业者指出，由于AMD即将进入65奈米制程时代，令生产成本将进一步降低，英特尔于制程上的优势在45奈米来临前已完全消失。为了进一步樽成本对抗AMD 65奈米来临，考虑到Conroe核心的4MB L2 Cache部份占上核心约6成电晶体，Intel如推出原生2MB L2版本版本，将有望把处理器生产成本下降约2成以上，因此Intel此举是实属明智，而未来Intel在采用Cache容量作市场区间时，亦不会再采用单纯屏敝策略。

据了解，为了让主机板业者能更新主机板BIOS的Micro-code，以成功办识正确的处理器型号，Intel已于本年第四十五周向各大主机板业者发放L2 Stepping处理器样本。

值得注意的是，同样拥4MB及2MB L2版本分别的行动处理器核心Merom，暂时并未计划进入L2 Stepping进化，主要原因是现时Merom处理器是为Napa Refresh平台而设，采用Socket M接口，而将会于2007年3月正式过渡至800MHz FSB的Santa Rosa时代，并改用Socket P接口，因此Intel计划亦全新Socket M接口时，把低阶处理器改为原生2MB L2设计，暂时并无意在现阶段Socket M版本作出任何改变。

图左为Conroe B2版本，原生4MB L2，图右为Conroe L2版本，原生为2MB L2。