英特尔明日公布新一代浮体单元内存

逍遥无名

13号,英特尔将于IEDM上公布一份关于浮体单元（Floating Body Cell）内存——一种具有诸多潜在优势的嵌入式内存——的报告。这份报告的完整部分将于本周二公布，这里我们将向大家简要介绍一下。

    目前，常用的嵌入式内存有两种：SRAM和嵌入式DRAM（eDRAM）。SRAM每单元有6个晶体管，因此它体积非常大，但是速度却非常快，且易于制造；eDRAM每单元有一个晶体管和电容器，因此它比SRAM更加紧密，但是它速度却慢很多，且制造非常困难。浮体单元（FBC）却非常适中，它每单元仅有一个晶体管，因此它较SRAM紧密，但比SRAM速度慢，却比eDRAM易于制造。和那两者相比，FBC属于半斤八两，但是看上去取两者中值非常合适。但是，FBC在开发上仍然有点过早，因此结果可能并非如Intel所愿。

    FBC工作的方式就是使用历史效果。当你向一块硅晶绝缘体晶片上的晶体管传入电荷时，它将像一个电容器那样保存一部分电荷。你可以基于底氧（BOX）厚度或者电压差来调整保存部分的电荷。

                                                     浮体类型


   目前，世界上共有两个组织一心致力于FBC的研究和开发，那就是伯克利和东芝。伯克利先开始着手FBC的开发，而东芝貌似已经将它转入现代工艺。正如你上面所看到的，在伯克利单元和东芝单元之间存在两个区别：BOX厚度和底层电压。BOX越厚，“历史效果”在FBC中保存电荷所需的电压就越高。这是所有问题的关键所在，也是最主要的一个问题。这里，关键部分就是，当你修改BOX来调整单元的时候，你可以操作一个更高或者更低的电压，也可能是许多其他特征来使“历史效果”更长或者更多。当然，这种灵活性非常好，但是坏事就是FBC被嵌入到大量逻辑电路中。

    当你着手BOX厚度的和芯片电压时，你同样需要考虑逻辑。它们可能并不会像你所进行的调整那样可控制，但事实上这将使它们比调整之前运行状态更差。伯克利和东芝的这两种工艺可能会达到完全相反的目的。

                                                    Intel的FBC


    英特尔在此所做的突破就是对FBC周围的逻辑晶体管进行退藕。它们在FBC的两边放置一个前门（FG）和后门（BG），而不是它的上面和下面。你可以为组成你工作的主体部分的逻辑晶体管调整BOX和电压，然后通过其他方式调整FB和BG。其它的什么方式呢？就是简单地通过传统方式使它们变大或者变小。然后，你可以为逻辑调整BOX和电压，根据为逻辑所设定的参数来制定FG和BG。这可能使FBC的一个根本上的优势，影响逻辑的调节器被逻辑所修正，而对FBC的调整对于芯片的其他部分并没有影响。

                                                  中断的“三门”


    那么厂商将如何制造它呢？它们将以一个类似于你经常听到的三门（tri-gate）部分的3D晶体管开始。它们将谈到的晶体管将以65nm工艺进行制造，并且正如你可以看到的，它们从根本上关闭了顶端的门来设定FG和BG。这里，我们的问题就是，它们将如何进行批量产品化生产？它们是否会被应用到现实中来？也许，时间和大量的研究会告诉我们一切。

lmqq

就是1t。。。。。。