感觉每次IBM发布新的POWER后AMD就跟进发布新的CPU架构！！荐..火V..

coolbo

..不懂，什么东西到了一定的境界都是统一的吧。。

excitying

这些我都不懂，我之知道6核出来又可以开核了。。。

nfsking2

围观LS的6核开12核

xeon-pan

其他就不说了，amd什么东西和power6相似的？
推土机和power7也没什么相似的

inmark

每年多个厂商都在ISSCC 发表论文,让LZ 感觉就是同时发布的

spinup

偶蒙下人可以吧。
资料如下:
SIMD:

SMT:

Trace cache
potomac 发表于 2010-2-19 16:14

wikipedia也不是万能的。

最早实现狭义的smt的处理器是alpha21264(EV6)。为此compaq还专门出过一本小册子。不过没有听说compaq在商业销售的EV6或其变种上开启过smt。

常见说法是netburst的htt与ev6当初的smt有密切关系。我曾对照过intel介绍htt的文件与compaq的那本小册子，许多内容确实很相似甚至可以说一致。

另外有一些说法是netburst都带有htt。甚至willamette都有未开启的ht功能。不过实际开启是在northwood同期的xeon上面。这是2002年的事情了。

如果有兴趣可以查一下ibm的 rs64 IV。那个东西一个核心可以同时跑2个线程。ibm叫它coarse grain multithreading。-----现在sparc T系列的都被叫作smt，这东西不算smt就见鬼了。这东西是power4的先辈---RS64 IV的cgmt也就是以后的power的“smt”技术的基础。

还需要再列出这些东西相互之间的异同，关系以及年代吗？

Loongson

珈蓝说的很对哦。学习了。

elisha

那是，DEC整只队伍不都被Intel收编了吗，当然，头头跑AMD那里去了
SIMD印象中AltiVec要比SSE早，不过T-cache肯定是Intel首创

the_god_of_pig

tukwila能否表现比power6高都还是问题呢........
spinup 发表于 2010-2-19 14:15

   power7 和Nehalem-XE比谁高能还不一定呢
至于高效，不用说了吧

the_god_of_pig

记得当年北木也嗷嗷过，可后来的Prescott就萎了

spinup

power7 和Nehalem-XE比谁高能还不一定呢
至于高效，不用说了吧
the_god_of_pig 发表于 2010-2-19 20:47

.......单路power7 fp06rates据说有330

4核nehalemep超过了100---记得是变态T2之外第一个单路过百的。不过谁高能的问题就不要比了吧？

另外power的直接对手可是itanium啊。其实要说power这样的东西比最先进pc处理器低能或者低效一点本来是正常的----power7只是很不正常的特例而已。当然itanium也是很不正常的特例只不过两者方向相反而已。

iqqqing

正所谓 天下大同

31408

不懂，进来学习一下。

spinup

altivec最早是在powerpc g4系列开始的。在实现浮点simd上应该比intel的sse略早。但是intel有更早一点的整型simd：mmx。
不过powerpc g4其实是motorola做的，altivec也该归属motorola。ibm用在powerpc/power上的其实该叫VMX，只是兼容altivec。

但是要说处理器上的向量处理或者simd，ibm都不知道是什么年代的事情了。

陶仁贤

还是那个话，跟着IBM有饭吃。

罗菜鸟

Disadvantages
Not all algorithms can be vectorized. For example, a flow-control-heavy task like code parsing wouldn't benefit from SIMD.
It also has large register files which increases power consumption and chip area.
Currently, implementing an algorithm with SIMD instructions usually requires human labor; most compilers don't generate SIMD instructions from a typical C program, for instance. Vectorization in compilers is an active area of computer science research. (Compare vector processing.)
Programming with particular SIMD instruction sets can involve numerous low-level challenges.
SSE has restrictions on data alignment; programmers familiar with the x86 architecture may not expect this.
Gathering data into SIMD registers and scattering it to the correct destination locations is tricky and can be inefficient.
Specific instructions like rotations or three-operand addition aren't in some SIMD instruction sets.
Instruction sets are architecture-specific: old processors and non-x86 processors lack SSE entirely, for instance, so programmers must provide non-vectorized implementations (or different vectorized implementations) for them. Similarly, the next-generation instruction sets from Intel and AMD will be incompatible with each other (see SSE5 and AVX).
The early MMX instruction set shared a register file with the floating-point stack, which caused inefficiencies when mixing floating-point and MMX code. However, SSE2 corrects this.

关于SIMD的

elisha

是啊，多跟两年就能把IBM踹了单干了，Intel和MS就是这样发家的

bill_max

感觉良好