|
本帖最后由 huangpobu 于 2013-8-30 21:23 编辑
xf-108 发表于 2013-8-30 20:25
HT也就内核5%面积吧,不多,core也是乱序,不也加HT了。
而且下一代ATOM架构(airmont的下一代)就是带H ...
5%是第一代P4部署的2-way SMT,这个数据已经过时了,现在的SMT花费的面积跟乱序执行逻辑有的一拼,而且5%这个数字看起来小时因为被缓存给稀释了,单看核心逻辑的话是不少的。
我的帖子里已经说得非常明白,【在面积预算不多的前提下】,ATOM和ARM都属于此类,不可能要求他们同时追乱序又要HT,你看你引来的例子,Intel自己都是先加了OoO,下一代再加HT,这不是明摆着的么,而且加也是只加2-way SMT
上一次我们开组会讨论UltraSPARC T1,组长也说了,这种技术的主要好处是解决利用率的,如果OoO已经有了,HT加不加就不是那么重要了,反之也是一样,SPARC T1加了4-way SMT,完全没有乱序执行,流水总长只有6级,但它的IPC跟当时风头最猛的ILP处理器有的一拼。 |
|