内存带宽是CPU的2倍，l吃饱了撑着？？

罗菜鸟

原帖由 沙门 于 2007-3-30 23:24 发表


(_( 老师还说，现在讲的内容不算旧，新CPU新架构归根结底也无非就是这些东西，，

对吧，，

又一个被骗了的，

我学电子的，只对处理器中的模块设计感兴趣。
netburst的Tcache不错，如果有兴趣可以研究一下指令融合，微码缓存的实现原理。CPU频率提升（除开流水线增长）可以看作把时间压缩。有兴趣可以用软件仿真conroe执行VISTA的代码，只是仿真环境中的1秒钟可能是你感觉到的1天

fromiss

原帖由 罗菜鸟 于 2007-3-30 09:46 发表
FSB一般都是突发式读去，在RISC系统中很好理解，只有load和store指令访问内存，CISC中有MOV，IN，OUT等指令。但是MOV指令先访问chache，所以用到FSB的概率很小。除非FSB控制也有一个“智能”模块，可以接受MOV， ...

RISC里面的mips和ppc好像也有MOV吧？别说是MOV，只要有cache，并且访问的是cache空间的内存，都是需要经过cache的吧？虽然fsb我不太清楚，但是嵌入式中的片内总线连接各类外设比如GE MAC，PCI bridge，IIC，memoy contorller什么的，都是带宽越高越好。计算机上面也不只是处理器一个人在用FSB的那点可怜的带宽吧？南北桥不老早在就使用633M带宽了么……

Prescott

好心劝告楼主一句：
你不适合科学研究，还是做点不用什么脑子的工作比较适合你。

lillxu

只会理论的人！！！！！

E3HT

现在的CPU空闲时间都是0%了,进步啊.我火星了...

HeavenPR

首先来纠正 LZ 一个认识错误

RISC 根 CISC 还是有很多不同的，X86 指令中，最简单的 ADD 都有 register,register 或者 register,mem_ptr，register,immediate 等多种不同用法

或者可以说 x86 这样的典型 CISC 指令集中，任何一个操作都有可能涉及内存读写

对于 x86 这中只有 8 个通用积存器的架构来讲，积存器数量是严重短缺的，这也就间接增加的内存读写的几率

itany

原帖由 罗菜鸟 于 2007-3-31 21:59 发表

我学电子的，只对处理器中的模块设计感兴趣。
netburst的Tcache不错，如果有兴趣可以研究一下指令融合，微码缓存的实现原理。CPU频率提升（除开流水线增长）可以看作把时间压缩。有兴趣可以用软件仿真conroe ...

您正是因为太专注于电路上边的的微观问题才对与体系结构、组成原理的宏观问题把握的不是那么回事～

itany

原帖由 沙门 于 2007-3-30 23:30 发表
HT总线再提升，Intel这方面就没竞争优势了，而且相对马上就出现的4核和DDR3来说，现在的FSB根本喂不饱。你以为Intel不想提升到2000MHz FSB？

总线是说提升就提升的吗？那干吗2年前的P4不一步到位升级 ...

传统的FSB已经没有前途了～
这一点只要稍微正常的人士都知道
而且Intel已经宣布将要将FSB提升到1600～
当然这是工艺、LGA、主板布线、芯片组设计的共同结果
然而处理器的能力决定了需要多少FSB。如果P4 1.6配上FSB 1600，相对FSB 400又有什么必要呢？只不过是徒增成本罢了

jjachen

原帖由 sinazealot 于 2007-4-1 11:24 发表
主板承受不起那么高的fsb

865超300外频就很神奇了
965之后，才能到500甚至600+

1000，现在市面上的板没有吧？ WR才600多

搞清楚外频和FSB:blink:

沙门

原帖由 itany 于 2007-4-1 00:50 发表


传统的FSB已经没有前途了～
这一点只要稍微正常的人士都知道
而且Intel已经宣布将要将FSB提升到1600～
当然这是工艺、LGA、主板布线、芯片组设计的共同结果
然而处理器的能力决定了需要多少FSB。如果P4 ...

不去做和做不到是两码事，，:huh:

star_wrx

路过。。。。。。。