AMD Phenom 9500 2.2GHz的CINT2000成绩

mxyou

原帖由 shike_cuke 于 2008-1-25 10:43 发表
怎么也想不通AMD加了L3,,,,,直接做L2真有那么难?????

直接做L2不难，难在K10也好X2也好都是用K8拼的，除非AMD重新设计新内核，否则原生四核就只能用L3实现

itany

  从总体来看，也不是共享L2就一定好。可以看看从Dothan到Penryn的L2延迟：Dothan 10，Yonah 14，Conroe 14，Penryn 15，很明显，共享L2增加了延迟，并且越来越大的L2也增加了延迟。
  诚然，在设计和工艺水平相同的情况下，共享L2的延迟是比L3小得多，同时共享L2相对于独立L2更容易命中，但是不要忘记了，如果L1不能命中，而需要访问L2的时候，共享L2的延迟是劣于独立L2的。而且共享L2的带宽是几个核心共享的，而独立L2是核心独占的，这也是共享L2的一个问题。而独立L2+共享L3的话，可以保证L2的延迟和带宽，而且更大的L3可以增加命中率，减少内存的访问次数，这对于越来越强悍的核心（尤其是支持SMT的Nehalem），以及越来越多的核心（4核+），是非常重要的。个人认为这也是未来发展的方向。
  AMD做缓存，10年不成。既不用因为AMD的拙劣设计而否定独立L1+独立L2+共享L3的意义，也没有必要理会AMD吹嘘的“业界首创”，事实上Tulsa Xeon MP就是独立L1+独立L2+共享L3。欲见未来缓存性能的巅峰，还看Intel……

xreal

:huh: l3这种东西没个10M有什么效果， intel现在l2都搞6mx2了. amd k10注定失败(_(

gz_easy

原帖由 Edison 于 2008-1-24 19:11 发表
L2 cache的不足看来是Phenom的致命缺点。

是否说明K10体系非常依赖大容量L2 cache。
不知Intel的Quad如果砍掉一半L2 cache结果会怎样。

xreal

(_( ati的rv670还有些看点，k10的话完全失败。当年k7还能虐p3呢 ，amd不知上进。k7改进版玩不过p3改进版

elisha

原帖由 xreal 于 2008-1-25 15:00 发表
(_( ati的rv670还有些看点，k10的话完全失败。当年k7还能虐p3呢 ，amd不知上进。k7改进版玩不过p3改进版

虐？
雷鸟的热量，果然被选择性的无视了啊

itany

原帖由 potomac 于 2008-1-25 17:03 发表

几吗事。
集成MC的作用是缩短了电路距离。
如果L3会从整体上带来负面效果的话，所有高级处理器的设计都有问题。
K10出的问题是他自身在缓存算法上有问题，不是因为加了L3。
这个问题真正得到修正，可能需要等到 ...

AMD的Exclude型的缓存本来就天生不足，再加上拙劣的预读和替换算法，还有那落后的工艺，shanghai的6M L3会比现在的2M好，但是要想借此翻盘，恐怕只能是黄粱一梦

amd64_ice

唉。。。。。。。。。。。。。。

xiaolongzi

唯一能拼的就是价格。如果Phenom 9500的价格不能控制在1200-1300左右。那么它的性价比将很低。

xreal

:unsure: amd cpu开发团队的人是不是走开溜了，弄这么个半吊子东西，还带bug的。

xreal

(_( 废龙的设计就是amd自杀。早点搞 6m l3版抢点服务器买卖还实际点。

地上的云

完了完了AMD的飞龙要完蛋了