|
|
申请人ID:
vivalinux
版面名称:
处理器超频散热DIY
自我介绍/申请动机:
山东人，在北大计算机微处理器研发中心就读博士研究生，从事微处理器前端设计工作。
曾四次参加各种类型超频大赛，各获第一、二、三、八名的成绩。
希望能和大家一起，把处理器超频散热专区做得更好。
是否现任本站版主:
现任交易投诉纠纷区版主.
反映个人能力的帖子链接:
http://we.pcinlife.com/viewthrea ... hlight=%2Bvivalinux
（3500+使用干冰超频的实战）
http://we.pcinlife.com/viewthrea ... hlight=%2Bvivalinux
（KKK.3原在PCINLIFE上给出9条指令组成的序列，摆擂台要求A记爱好者予以说明该序列在K8处理器中如何执行，我做为中立人士给出的一个答案，答案的最后有点小错误，一直未纠正）
http://mb.zol.com.cn/28/280273.html
（技嘉超频大赛实战过程）
http://www.beareyes.com.cn/2/lib/200510/09/20051009354.htm
（威刚TCCD内存评测）
http://bbs.-请使用文明用语-/thread-1163-1-1.html
（试图给cold bug发生的原因做出一个解释）
http://www3.newsmth.net（关于SimpleScalar模拟器的一些问题以及模拟器发展的思索，无法给出详细链接，贴原文如下）
发信人: vivalinux (linux), 信区: CSArch
标 题: Re: simplescalar的bug?
发信站: BBS 水木清华站 (Wed Mar 31 20:35:54 2004), 转信
来和大家讨论一下我对于模拟器的一些认识。不见得正确，不当之处欢迎
大家批评。也提出几个问题大家共同思考。
1、用户关心什么？最简单的话来说：用得爽。对于个人用户而言，可能更
多的时候关注响应时间。对于科学计算、数据库等应用来说，可能更关心单
位时间吞吐量。那么让我们来考虑这样一种情况。你坐在计算机前玩comanche4，
同时计算机正通过ftp下载一部影片到你的usb硬盘，音箱里播放着摇滚。然
后你很不爽，因为机器暂停了0.2秒，你被击落了——本来如果没有那该死
的0.2秒，应该是你击落它的。这期间发生了什么？可能是进程的一次切换，
可能是南北桥之间带宽不够你的显卡和硬盘并发操作，可能是DMA的一次内存
burst传输，也可能是一次中断......无论如何，你不爽了，不是吗？
可是你并不知道这一切，这时候你也许很奇怪：我的CPU是2GHz的P4，为什么
发生了这种事情？
2、模拟器的基本作用是什么？我认为不仅仅是支持体系结构，或者是编译，
或者是操作系统，而应该是有效的支持计算机系统的研发。计算机系统，
不仅仅是处理器，也不仅仅是软件，而是包括软件、硬件和解决方案在内
的协作整体。OK，就目前的研究能力而言，可以适当缩小范围；模拟器应
当对软硬件的协同设计、验证和进一步改进提供支持。
某一天早晨，我们开始决定开发一个系统（先假设是一个计算机系统吧）。
第二天，第一个问题出现了：我们怎样来划分软件和硬件？什么地方应该用
软件实现，什么地方用硬件实现？然后所有人迷惘了，在讨论了很久没有结果
后，我们决定先照着比较成熟的葫芦画个瓢。
软件人员用C和汇编写好应用程序、操作系统、编译器、库函数、链接&装载
器。硬件人员用Verilog写他们的硬件模型，然后去仿真，去综合。两者之间
存在Gap，不是吗？软件人员无法确信硬件，硬件人员无法得知软件正确性。
你的模拟器，如何有效的把这个Gap消除掉？
后来系统也总算完成了，尽管时间超出30%，预算超出50%。我们又决定对其
进行改进。这一次预算不能再超出了。那么我们应该改进那些部分？是整点、
浮点、cache、bpred、主存系统、DMA、还是总线结构......？
3、说了一大堆废话，回过头来考虑SS的问题。（首先声明本文提到的是SS3.0c
及更低版本。3.0d和4.0发布的时候我已经不在做SS了。详情不知敬请谅解）
从整体结构上来说，SS存在以下几个问题：
1、SS在设计时并没有考虑到对整个系统研发的支持。比如说，在第一段的例
子里，我不知道应该改进我系统中的哪一部分。在第二段的例子里，我无法支
持软硬件的协同设计与验证。
2、PISA的库和编译器都已经比较老，不能适应新的要求。glibc-1.09和gcc2.7.2.3
看起来和现在的工具链版本差的太远了一些。我拿出来的数据是否仍然足够有效？
3、不支持源码级调试。
4、结构化比较好但还不足够好。比如cache。
5、指令模板不易于扩展:DEFINST(<enum>,<opcode>,<opname>,<operands>,<fu_req>,
<iflags>,<output deps...>,<input deps...>)
5.1对功能部件模型建立不够完善，不能在指令里描述对多个功能部件的资源使用情况，
不利于非L/S结构处理器模拟。
5.2指令描述中的operands域不利于修改。
6、软件和硬件都越来越复杂，模拟所需的时间也越来越长，模拟的精确性和模拟速度
之间的矛盾。在我们01年的实践中，一个workload在我们修改过的SS上就要跑4天
（sim-cache）。是否可以让这个时间短一点？如果采用cycle级别＋采样模拟样和inst
级的模拟哪个更为精确？模拟速度哪个更高？除了动态二进制转换，是否仍有大幅度
提升模拟速度的可能？或者在采用动态二进制转换的基础上，能够保证足够的模拟精度
？
其他的一些小问题：
1、SS对mmap的处理存在bug（Alkaid已经说过啦。不过得声明此bug是Alkaid独立
发现的，可不关我事，hohohoho），此错误存在于非对齐访问时的页面边界处理。
PISA本身是64位RISC指令且不存在非对齐访问，所以这个bug体现不出来。但是想
要移植到其他结构要小心了。
2、由于缺乏了brk，gethostname，mkdir等等重要系统调用，不能支持一些大的
workload。
3、没有建立内存访问延迟模型，只建立了流水线和cache延迟模型。导致没有cache
的存储体系速度>带cache的存储体系。
Alkaid前面说SS是一论文机器，听起来有点偏激，但不得不承认在很多情况下是事实。
蛮多的论文是在为论文而做论文。真正用到系统中的话会有什么作用？呃——天知道。
//ps，对于NavyAnt所说的“But I think nowadays, even in ISCA/HPCA,data ppl
claimed in their papper is hardly replayed by others.”我有同感。以前看到
一个算是顶尖会议/期刊上发表的关于减少处理器中某部分功耗的论文（具体什么我
记不清了），翻了翻发现只是将该部分的功耗减少了百分之几。论文里没提到但明
显存在的事实就是会加大另一部分的功耗，更何况增加了设计复杂性。立仆......
[ 本帖最后由 vivalinux 于 2006-6-15 23:33 编辑 ] |
|
[复制链接]
IP卡
狗仔卡
发表于 2006-6-15 01:45
QQ好友和群
收藏
分享
好贴
烂贴
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
显身卡
楼主