内存颗粒都25纳米了，DDR3电压还是1.5V，简直是变相加压超频啊。。。

ramiel

一个外行对行业规范有什么好评论的，内存用几V难道还是你懂？

D65

ramiel 发表于 2011-8-6 15:03
一个外行对行业规范有什么好评论的，内存用几V难道还是你懂？

只要是个人都懂，每次制程降低后，电压是必须降的。
自打有晶体管工业以来，这事就没变过。

winson_surewin

电压这东西我们这些外行最好还是别瞎装懂了，外国都是110v的电压，我国220v，但我不觉得我们国家的电线比外国的要粗和质量好，能否承受关键还是要看实际电流的~

D65

winson_surewin 发表于 2011-8-7 17:38
电压这东西我们这些外行最好还是别瞎装懂了，外国都是110v的电压，我国220v，但我不觉得我们国家的电线比外 ...

那是你是外行，我不是。UL对电源线选择有严格要求。该用多粗的电源线，考量的是电流。

你把额定110V的电器接到220V，铁定烧了。DDR3你敢接3V，也铁定烧了。为什么烧了，承受不了大电流。内存颗粒从65纳米缩至25纳米，晶体管直径缩至原有38％。假如电压不变，电流压力可想而知。

在当初制定DDR3电压的时候，肯定如同DDR2一样留了余量，毕竟制程要进步。因此当时的很多DDR3，明显比1.5V要高，才跑得比较顺。1.65，1.7V，甚至1.8V的DDR3多了去了。 制程进步后，逐步回归到标准的1.5V。只是没想到DDR4来得这么晚。制程都25纳米了，居然还不见1.35V甚至1.2V的DDR4上市，DDR3电压已经到了危险的边缘了。

这就是悬的地方，假如再过段时间，走到20纳米，仍然强行用1.5V纳米，那恐怕就只剩下烧掉的份。再举个例子，回头看看，知道为什么DDR2时代，镁光大D9耐压了吧，没什么奥秘，110纳米制程。 而DDR2显然是将1.8V的电压放入了余量，专门给90纳米和65纳米用的。因此大D9耐压尽人皆知，其基础是因为110纳米的制程和2.0V相适应。一到小D9后就歇菜了。因此DDR3 1.5V的电压，显然是照顾65纳米，为50纳米，40纳米而来的。没想到现在居然制程已经飞跃到了25纳米，如果仍然继续用1.5V，知道有多吃力了吧。

提心吊胆

winson_surewin 发表于 2011-8-7 17:38
电压这东西我们这些外行最好还是别瞎装懂了，外国都是110v的电压，我国220v，但我不觉得我们国家的电线比外 ...

同功率。。。电压低1倍。。。电流大一倍。。。减除铜损后。。220v...比110v电线细是合理的。。。只要不高于3a每平方毫米。。。非常安全。。。

D65

这就是我说的DDR标准电压的搞笑之处。当初定出1.8V标准电压给DDR2，一下就弄得好像镁光大D9 2.0V是已经被超了频一般。但实际上人家是110纳米制程，2.0V还就刚刚好。

DDR3刚面世的时候，符合1.5V标准电压的其实很少，很多条子1.65V，1.7V甚至1.8V猛然间，也让人有颗粒被超频的错觉。事实上当时多数是65纳米的颗粒。没超过1.8V，一点也不过分。

因此，DDR系列的标准电压是极不靠谱的，玩家自行选择和制程，散热条件相关的电压还更加靠谱。

winson_surewin

提心吊胆 发表于 2011-8-7 18:49
同功率。。。电压低1倍。。。电流大一倍。。。减除铜损后。。220v...比110v电线细是合理的。。。只要不高 ...

你这个理论跟lz的意见明显是反方向了

按你的说法，如果内存制程更精细了，那电压要更高反而才是更安全？

winson_surewin

D65 发表于 2011-8-7 18:28
那是你是外行，我不是。UL对电源线选择有严格要求。该用多粗的电源线，考量的是电流。

你把额定110V的 ...

你又扯远了，也许我真是外行，但是我也知道厂商设计出来的东西他自己要付责任的，能不能承受不需要你我担心，厂商敢生产我就敢用

厂商既然敢设计投产销售，肯定是还没到负载不起的边缘~

winson_surewin

我能切身体会就是制程的更新，的确在功耗和发热和体质上可以改善不少

我用的内存就就是三星的40nm 1333 4g，即使在超频到2000和满载的情况下，摸上去都只是微温的，比以前的内存的确凉快了不少

既然内存已经发热少了，证明它的功耗和通过的电流肯定是少了，lz你又何须担心它负载不了而会产生质量问题呢，即使电压不变~

D65

winson_surewin 发表于 2011-8-7 19:43
你这个理论跟lz的意见明显是反方向了

按你的说法，如果内存制程更精细了，那电压要更高反而才是更安 ...

他说的一点没错，只是你理解错了。
从相对意义上来讲，降低电压就是为了承受更大的电流，你再好好的想想吧...

zhdick

25NM的内存还没大规模上市，而且25NM的内存上市的标准电压不会是1.5V。

电压数据应该会存在SPD里面，主板直接读取。

winson_surewin

D65 发表于 2011-8-7 20:23
他说的一点没错，只是你理解错了。
从相对意义上来讲，降低电压就是为了承受更大的电流，你再好好的想 ...

专业的理论对于我这些业余的人其实没什么需要特别钻研的必要，我需要知道的就是能稳定使用就行了

理论归理论，实际使用才是重要的

真要到内存承受不了这电压的时候，厂商自然会改标准的~

saga2009

winson_surewin 发表于 2011-8-7 20:07
我能切身体会就是制程的更新，的确在功耗和发热和体质上可以改善不少

我用的内存就就是三星的40nm 1333  ...

你是三星的黑条还是金条？超频性能这么好？

winson_surewin

saga2009 发表于 2011-8-8 10:56
你是三星的黑条还是金条？超频性能这么好？

黑条40nm的，ms整体的体质都不错，觉得rp好的可以拼一下~

fiddle

D65 发表于 2011-8-4 14:13
你没有看到不降压的坏处，你把家里导线，粗细减半。诚然也能用，安不安全，自己知道。
我更闹不明白的 ...

你本末倒置了
正式因为电压不能无限减小,所以关键尺寸不能等比例缩小
而不是因为尺寸缩小,电压才下降

fiddle

D65 发表于 2011-8-7 18:28
那是你是外行，我不是。UL对电源线选择有严格要求。该用多粗的电源线，考量的是电流。

你把额定110V的 ...

首先,我支持低电压可以更高提高单位能耗的计算量。业界有一个理论就单电子计算,即电流处在最小可能值。
但是电压并不是想降就降的,低电压(低的阈值电压,主要针对逻辑电路而言),会导致亚阈导通,即mos管的开启和关断的界限变得模糊,从而产生大漏电流以及充放电频率下降的问题。那么尺寸既然要下来,又要保证介质间不被击穿,现在普遍在做的是寻找high-k metal gate.既然大家都在这么做我相信这个应该是比直接降电压更容易实现。另外需要纠正的是,制程主要是指在有源区和多晶栅的尺寸而不是铜线的尺寸.所以最容易击穿的是栅氧而不是铜互联。所以你拿经验上的电源线来类比不是很恰当。另外最近几年用铜代替铝做互联,已经可以在很大程度上降低铜线的电阻了。最后一点,降低电阻是为了提升频率而不主要是为了降低发热。

fiddle

想深入看一下的可以参考intel的这篇文章
http://newsroom.intel.com/servle ... ls_Presentation.pdf