疯狂对绝 q6600 vs Phenom X4 9600

clawhammer

AMD的cache部分太烂了。。。。。命中率低得可怜

sagagem

知道K10 L2为什么做的小么？你当AMD设计师是傻子啊。。。两个理由。1.要么AMD没能力做那么大的L2，2要么就是做大L2的成本和性能的提升不成比例。为了10%的性能花费50%的代价，在要大批量生产的CPU，设计人员要懂得取舍。K10不知道，K8的大L2是最好证明AMD 大L2提升不行的明证。至于Intel的L2为什么这么大？不计成本？在和AMD市场价一样情况下，Intel卖大L2，只能说明Intel牛。so easy(_(

elisha

原帖由 89度热水 于 2007-11-10 11:40 发表


核心一样的话，INTEL还是有工艺优势和编译效率优势，像P4那种是烂到极点了，到了后期什么优势都补不了

P4与K8的差距，远没有扣肉与X2之间的差距大，P4算烂到极点的话，那现在的K8就是比极点还要烂

clcgy

等09年intel的Nehalem出来，集成内存控制器，真8核和gpu，32nm工艺
看amd怎么追/

sj23

也不能就说人家A家族不好吧~~
那INTER搞技术垄断有不是一天两天的了~~
如果全世界就一家CPU你就乐去吧~~

pjtomtai

原帖由 sj23 于 2007-11-11 02:55 发表
也不能就说人家A家族不好吧~~
那INTER搞技术垄断有不是一天两天的了~~
如果全世界就一家CPU你就乐去吧~~

国米又不务正业做起CPU来了?

itany

原帖由 单晶硅传奇 于 2007-11-9 21:31 发表
AMD说IMC领先6年其实没什么错的，有些人一定要自欺欺人的打击就有些不厚道了

关键是MC算不算CPU里边
IMC算不算"更先进的CPU架构"?

itany

如果是拼精巧的乱序执行内核，AMD的缓存、调度执行的算法根本不行
如果是拼暴力的顺序执行内核，AMD的工艺又不行

:ph34r:

AMD11

原帖由 89度热水 于 2007-11-10 11:36 发表


IMC对减少一部分缓存的依赖是有一定帮助，但K8大缓存无用，还有很重要的原因是缓存命中算法基本还是沿用K7的，无法有效的利用更多的缓存提升命中效率，另外K10减少了L1，对下一级缓存的依赖也会更大

K10什么时候减少L1？要是K10减少L1，性能恐怕还要弱5%~10%。
看看图：
图的原文连接：http://www1.oc.com.tw/forums/msgexcel.asp?id=A03&msgid=232428&n=1&remsgid=232324&allfrom=232324&itype=1

AMD11

多发了一个，干脆修改:loveliness: 。
上面假设要弱5%~10%的前提是K10减少L1为：32K I+ 32K D

[ 本帖最后由 AMD11 于 2007-11-11 21:17 编辑 ]

AMD11

原帖由 AMD11 于 2007-11-11 21:14 发表
多发了一个，干脆修改:loveliness: 。
上面假设要弱5%~10%的前提是K10减少L1为：32K I+ 32K D

K10首先面对的是服务器，而不是桌面，因此目前的K10对于AMD而言，AMD的工程师就算有十个胆子也不敢减少L1，否则它真的只能HPC上混了。

武内空

A F是不是傻了,不同架构还要用相同L2比,不入你说用L3比好了!!!

shike_cuke

AMD的L1做得倒是8错......