Bobcat dieshot 与性能预览！

skywalker_hao

那个GPU和5450还真吻合啊，5450是59mm^2

PRAM

回复 1# hammerking

我记得K10比C2D强40%

xf-108

bobcat是40nm工艺？

xf-108

回复  hammerking

我记得K10比C2D强40%
PRAM 发表于 2010-9-4 22:44

嘴pao团不一直这样么？

PRAM

core2的pentium双核有1.6G的，而且早没有了，这种对比就和某芯现在和P4 1.4相比一样

inonefly

学习以下。。。。。。。。。。。。。。

itany

这是什么性能预览……
City of Heros最低画质能说明什么问题呢？ 要比就和双核的Sandy Bridge比好了
反正双核Sandy也有25W的

acqwer

召唤K10的3万分

4479237

80SP...那性能够烂的

xf-108

主流级别的APU有新传言是240SP

PRAM

这是别人的测试结论~可能的确很出乎你当初的意料吧~
hammerking 发表于 2010-9-5 18:55

不好意思，我没有时间意料这种没有技术含量的东西
24.6 A 159mm2
32nm 32Gb MLC NAND-Flash Memory
with 200MB/s Asynchronous DDR Interface
Hyunggon Kim, Jung-hoon Park, Ki-Tae Park, Pansuk Kwak, Ohsuk
Kwon, Chulbum Kim, Younyeol Lee, Sangsoo Park, Kyungmin Kim,
Doohyun Cho, Juseok Lee, Jungho Song, Soowoong Lee, Hyukjun Yoo,
Sanglok Kim, Seungwoo Yu, Sungjun Kim, Sungsoo Lee, Kyehyun
Kyung, Yong-Ho Lim, Chilhee Chung
Samsung Electronics, Hwasung, Korea
    References:
[1] D. Nobunaga, et al., “A 50nm 8Gb NAND Flash Memory with 100MB/s
Program Throughput and 200MB/s DDR Interface”,  ISSCC Dig. Tech. Papers,
pp. 426-427, Feb., 2008.
[2] K.-T. Park et al., ”A 64-cell NAND Flash Memory with Asymmetric S/D
Structure for Sub-40nm Technology and Beyond”, Dig. Symp. VLSI Technology,
pp. 19-20, Jun. 2006.
[3] K.-T. Park et al., ”Scalable Wordline Shielding Scheme using Dummy Cell
beyond 40nm NAND Flash Memory for Eliminating Abnormal Disturb of Edge
Memory Cell”, Ext. Abst. Of SSDM, pp. 298-299, Sep. 2006.
[4] T. Cho et al., “A dual-mode NAND flash memory: 1-Gb multilevel and high-
performance 512Mb single-level modes”,  IEEE J. Solid-State Circuits, vol. 36,
no. 11, pp. 1700-1706, Nov. 2001.
[5] K.-T. Park et al., ”A Zeroing Cell-to-Cell Interference Page Architecture With
Temporary LSB Storing and Parallel MSB Program Scheme for MLC NAND Flash
Memories”, IEEE J. Solid-State Circuits, vol. 43, no. 4, pp. 919-928, Nov. 2008.
[6] K.-D. Suh et al., “A 3.3V 32Mb NAND flash memory with incremental step
pulse programming scheme”,  IEEE J. Solid-State Circuits, vol. 30, no. 11, pp.
1149-1156, Nov. 1995.
[7] R. Cernea, et al., “A 34MB/s-Program-Throughput 16Gb MLC NAND with All-
Bitline Architrecture in 56nm”,  ISSCC Dig. Tech. Papers, pp. 420-421, Feb.,
2008.
[8] K. Takeuchi et al., “A multipage cell architecture for high-speed programming
multilevel NAND flash memories”, IEEE J. Solid-State Circuits, vol. 33, no. 8, pp.
1228-1238, Aug. 1998.

PRAM

15.6 A Power-Efficient 32b ARM ISPro-Acessor Using
Timing-Error Detection and Correction for Transient-
Error Tolerance and Adaptation to PVT Variation
David Bull
1
, Shidhartha Das1
, Karthik Shivshankar
1
, Ganesh Dasika2
,
Krisztian Flautner
1
, David Blaauw2
1
ARM, Cambridge, United Kingdom
2
University of Michigan, Ann Arbor, MIReferences:
[1] S. Das, D. Roberts, S. Lee, S. Pant, et al., “A Self-Tuning DVS Processor
Using Delay-Error Detection and Correction”,  IEEE J. Solid-State Circuits, vol.
41, pp.792-804, Apr. 2006.
[2] D. Blaauw, S. Kalaiselvan, K. Lai, et al., “RazorII: In situ Error Detection and
Correction for PVT and SER Tolerance”, ISSCC Dig. Tech. Papers, pp. 292-293,
Feb. 2008.
[3] K. Bowman, J. Tschanz, N. S. Kim, et al., “Energy-Efficient and Metastability-
Immune Timing-Error Detection and Instruction Replay-Based Recovery Circuits
for Dynamic Variation Tolerance”,  ISSCC Dig. Tech. Papers, pp.402-403, Feb.
2008.
[4] A. Drake, R. Senger, H. Deogun, et al., “A Distributed Critical-Path Timing
Monitor for a 65nm High-Performance Microprocessor”,  ISSCC Dig. Tech.
Papers, Feb. 2007.
[5] J. Tschanz, N. S. Kim, S. Dighe, et al., “Adaptive Frequency and Biasing
Techniques for Tolerance to Dynamic Temperature-Voltage Variations and
Aging”, ISSCC Dig. Tech. Papers, pp. 292-293, Feb. 2007.
[6] UMC, United Microelectronics Corporation, http://www.umc.com/24.8 A 32Gb MLC NAND-Flash Memory with Vth-Endurance-
Enhancing Schemes in 32nm CMOS
Changhyuk Lee, Sok-Kyu Lee, Sunghoon Ahn, Jinhaeng Lee, Wonsun
Park, Yongdeok Cho, Chaekyu Jang, Chulwoo Yang, Sanghwa Chung, In-
Suk Yun, Byoungin Joo, Byoungkwan Jeong, Jeeyul Kim, Jaekwan
Kwon, Hyunjong Jin, Yujong Noh, Jooyun Ha, Moonsoo Sung, Daeil
Choi, Sanghwan Kim, Jeawon Choi, Taeho Jeon, Joong-Seob Yang, Yo-
Hwan Koh
Hynix Semiconductor, Icheon, KoreaAcknowledgements:
The authors would like to thank Layout Team, DV Team, Device Team, Product
Team, and Process Team for great support and development
References:
[1] C. Trinh et al., “A 5.6MB/s 64Gb 4b/Cell NAND Flash Memory in 43nm CMOS”,
in ISSCC Dig. Tech. papers, pp. 246-247, Feb. 2009.
[2] Seung-Ho Chang et al., “A 48nm 32Gb 8-Level NAND Flash Memory with
5.5MB/s Program Throughput”,  in ISSCC Dig. Tech. papers, pp. 240-241, Feb.
2009.
[3] Ki-Tae Park et al., “A Zeroing Cell-to-Cell Interference Page Architecture With
Temporary LSB Storing and Parallel MSB Program Scheme for MLC NAND Flash
Memories”, in Symp. VLSI Circuits, pp. 188-189, Jun. 2007.
[4] Raymond Zeng et al., “A 172mm2 32Gb MLC NAND Flash Memory in 34nm
CMOS”, in ISSCC Dig. Tech. papers. pp. 236-237, Feb. 2009.

CC9K

这是什么性能预览……
City of Heros最低画质能说明什么问题呢？ 要比就和双核的Sandy Bridge比好了
反正 ...
itany 发表于 2010-9-5 19:36

40nm 18W对32nm 25W

40nm用的还是台积电的雷工艺

spinup

这是别人的测试结论~可能的确很出乎你当初的意料吧~
hammerking 发表于 2010-9-5 18:55

hardware-infos的话打个对折，ontario将是atom的有力竞争对手。
打个8折，mid到低端本ontario已经没有对手了。
如果完全没吹牛，amd其他部门都别玩了，好好研究发展ontario就行了

zaknafein

求link, 没在hardware-infos上找到这篇文章

edit: 找到了...几乎没说什么东西啊...

Bei dem Testsystem handelt es sich um die Zacate-APU. Diese beinhaltet zwei Bobcat-CPU-Kerne, eine Grafikeinheit sowie traditionell einen Speichercontroller und weitere I/O-Module zur Kommunikation mit dem restlichen System. Die TDP der Zacate-APU beziffert AMD auf 18 Watt, der verwendete Aluminium-Kühler (etwa 4x4x2 cm zzgl. Lüfter) wurde allerdings auch nach mehreren Minuten Belastung durch 3D-Anwendungen und FullHD-Wiedergabe nicht einmal handwarm. Wir schätzen die Temperatur auf 25-30 °C.
Unter anderem konnten wir die GPU-Beschleunigung des Internet Explorer 9 bewundern, welcher in den Standardsettings der Flying Images-Tests mit etwa 60 FPS lief. Auch einen FullHD-Film konnte die APU problemlos dekodieren und ruckelfrei wiedergeben. Das Spiel "City of Heroes" lief zwar ebenfalls flüssig, allerdings in stark verringerten Einstellungen, welche wohl recht nahe am Minimum lagen. Allerdings muss bedacht werden, dass es sich bei Zacate lediglich um eine kleine APU handelt, welche etwa mit einem Intel Atom konkurrieren soll und dies dürfte AMD gelingen. Denn gefühlt lief das System bei allen Aufgaben wesentlich flüssiger als jedes uns bekannte Netbook auf Intel Atom-Basis. Zudem verriet uns eine firmennahe Quelle, dass zum Beispiel StarCraft II auch auf mittleren Settings spielbar sein soll. Auch will AMD bereits mit wichtigen Soft- und Hardware-Firmen kooperieren. Um welche es sich dabei im Speziellen handelt, wollte man aber nicht verraten.


Im Gespräch mit John Taylor erfuhren wir weitere Details und konnten auch eine Zacate-APU samt Package in BGA-Bauweise in den Händen halten. Das Package misst etwa 1,5 x 1,5 cm Kantenlänge, die Die der APU selbst ist etwas kleiner als die eines RV810-GPU (63 mm²), siehe Bild oben. Zacate weist, wie bereits erwähnt, eine TDP von 18 Watt auf, der "kleine" Bruder Ontario mit 9 Watt genau die Hälfte. Beide Modelle werden sich weder in der Kernanzahl (Dual-Core) noch im Funktionsumfang unterscheiden, lediglich die Taktraten werden bei Ontario geringer ausfallen. Zudem soll es sich um selektierte Dies mit geringerer Spannung handeln. Der neue "High-Speed-Bus" zwischen CPU- und GPU-Kern soll außerdem stark auf GPU-Computing-Anwendungen optimiert worden sein und erst die wahren Stärken der APU ausspielen können.
Auch zu einer neuen Aussage zur Performance konnten wir AMD hinreißen. So soll die Zacate-APU merkbar schneller als ein Intel Pentium Dual-Core (Core-Basis) sein, mit Intels kommendem Sandy Bridge-Line-Up wolle man sich aber nicht messen, für dieses ist unter anderem Llano, die zweite AMD-APU, zuständig. Und auch einen, genauer gesagt vier, Llano-Dies konnten wir in Augenschein nehmen, allerdings waren auch hier keine Fotos erlaubt. Dementsprechend werden Sie unserem Augenmaß Glauben schenken müssen, dass Llano etwa die Größe eines Propus-Kerns (169 mm²) hat, allerdings in einer etwas länglicheren Gestalt daherkommt.

xf-108

40nm 18W对32nm 25W

40nm用的还是台积电的雷工艺CC9K 发表于 2010-9-5 22:41