IBM半导体部门副总裁说：Cell的良品率只有10%到20%，INQ顺便提示了一下Intel的良率

Prescott

原文链接：
http://www.reed-electronics.com/ ... ml?industryid=21365

[B]Electronic News: [/B]Let’s look at design for manufacturability from a different standpoint. IBM has said it needs seven of the eight cores on the Cell processor to work for Sony’s Playstation. Will there be an aftermarket for chips with fewer operational cores?
[B]Reeves: [/B]There are a lot of chips with six cores operational, and we’ve been thinking about whether we should really throw all of those away. We also have a separate part number for chips with all eight cores good. The stuff that’s going to be for medical imaging, aerospace and defense and data uses eight cores.
... ...
... ...
[B]Electronic News: [/B]What’s the defining factor that makes some chips better than others?
[B]Reeves:[/B] Defects. It becomes a bigger problem the bigger the chip is. With chips that are one-by-one and silicon germanium, we can get yields of 95 percent. With a chip like the Cell processor, you’re lucky to get 10 or 20 percent. If you put logic redundancy on it, you can double that. It’s a great strategy, and I’m not sure anyone other than IBM is doing that with logic. Everybody does it with DRAM. There are always extra bits in there for memory. People have not yet moved to logic block redundancy, though.

[ 本帖最后由 Prescott 于 2006-7-13 02:40 编辑 ]

elisha

可怜的sony啊,被ibm当作试验田了

BOSS

哦,好事................

FENG950

原帖由 elisha 于 2006-7-11 13:16 发表
可怜的sony啊,被ibm当作试验田了

Cell基本上是SONY的。

九泉苍月

Sony...你的血被抽得不少

elisha

原帖由 FENG950 于 2006-7-11 13:31 发表

Cell基本上是SONY的。

sony负责出钱而已

FENG950

原帖由 elisha 于 2006-7-11 13:51 发表

sony负责出钱而已

你见过IBM有类似的异构多核心计划吗？

cliffhf88

虽然不喜欢sony，但是这世界上真的没人能玩得过Microsoft？

ITANIUM2

可怜的IBM大叔, 这可怎么活呀

elisha

原帖由 FENG950 于 2006-7-11 14:39 发表

你见过IBM有类似的异构多核心计划吗？

所以说是ibm的试验田罗

九泉苍月

原帖由 potomac 于 2006-7-11 16:34 发表
好像PS3的CELL是东芝生产的吧。

IBM的好像是做刀片的。:ermm:

STI到底是怎么负责的:huh:

FENG950

原帖由 elisha 于 2006-7-11 15:49 发表

所以说是ibm的试验田罗

异构多核心的结构是SONY提的，IBM是感觉这玩意很有前途才大力支持的。

xeon-pan

反正就是挂了　＃如果消息准确的话　！＃

Edison

按照 IBM 今年3月份的 "300 MM SOI for High Volume Manufacturing" 一文，他们现在 300mm SOI wafer 的 Si hole 类 Defect Density 可以做到 100% 晶元保持在 0.1 defects/cm^2 的水平，超过 95% 的 300mm SOI wafer 的 Si hole 类 Defect Density 低于 0.04~0.07 defects/cm^2 ， 40% 的 wafer 完全没有 Si hole 类 defects，他们未来的目标是要做到 100% 的 wafer 完全没有 Si hole 类 defects 。

索尼 PS3 使用的 CELL 处理器采用的是 300 毫米 SOI 晶元生产 (04 年 5 月 开始生产 CELL DD1 )，之前就有官方的新闻说索尼的生产线是 STI 合作架构下的实现的，换句话说，应该可以用 IBM 的工艺水平来衡量。

CELL DD2 的面积是 235mm^2，净尺寸大约是 19.11mm*12.29mm (下面我假设 wafer 上 die 之间的边界为 2mm )。

在 300 毫米 的 wafer 上， 可以摘下大约 253 颗 Gross Die。

按照 IBM 的文档提供的 Defect Density 信息， 我使用比较糟糕的 0.1 defects/cm^2 作为 Defect Density  ，再使用 Murphy 生产率模型，得到的每片 wafer 良品率是 79.4% ，每片 wafer 可以摘下 200 颗完好的 Cell 处理器 。 如果采用最糟糕的 Seeds 生产率模型 ( 61.6% )， 每片 wafer 可以摘下 155 颗完好的 Cell 处理器 。

即使是 Defect Density 达到 0.50 defects/cm^2 的地步 ， 300mm wafer 的 Murphy 生产率模型也能提供 34.6% 的良率 。

报告完毕 。

Prescott

楼上的想得也太简单了吧，只考虑Si hole Defect。

这么说无论生产什么，良品率只和芯片面积有关？而IBM的目标是做到100%良品率？

back

还是c大说的明白

fayerlxy

原帖由 Prescott 于 2006-7-11 19:30 发表
楼上的想得也太简单了吧，只考虑Si hole Defect。

这么说无论生产什么，良品率只和芯片面积有关？而IBM的目标是做到100%良品率？

对阿，不能说生产同面积的DRAM和R600是一个良率吧？

Edison

我在上面的计算中并没有像你说的那样只和芯片面积有关， wafer 面积、Defect Density、die 面积、 die 留空边界 、不同的良率模型（主要有5种，我上面使用了其中的两种，Seeds 属于 5种中比较悲观的），当然还有很多其他的指标，但是上面的几个因素是最重要的， 其他的一些是和芯片的性能有关了，性能较低的可以做成 2.4ghz 的规格，性能较高的可以做成 3.xghz 。索尼选择了 3.xghz 的 7 SPU 方案。

关于你提出的 "只考虑Si hole Defect"， 我并没有在贴子中阐述过，实际上你可以看到我给出 Defect Density 为 0.50 defects/cm^2 (5 倍于 Si hole Defect) 时候的良率可以达到 34.6% 。

Si hole defect 的要害性大家可以参阅这句话：
Si hole defects are major killer defects with high kill ratios and device yield implications so that it is essential for wafer suppliers to have the capability to inspect for this defect type.

我希望你不要曲解原文。