本帖最后由 eternal0 于 2012-3-13 17:04 编辑 0 e- S+ t6 S7 i7 K) e6 A. y
Edison 发表于 2012-3-13 16:32 ; p4 [7 X# A/ F' L* j) V$ e, Q6 o
DAC 端有缓存的话,时钟信号上升沿或者下降沿存在的位移是能够非常好的克服掉的。" ^: M* m: l4 j4 Z/ M
5 }# e! o! T4 ~0 x
I2S 也不是 jitter fr ...
6 s4 n: `* K4 Z# k
缓存虽然是有效的抑制jitter方法,但是对接收端的时钟控制要求非常高,必须和发送端完全一致,否则缓存容易过载或欠载。如果发送端时钟信号不稳定,效果也会打折扣。 " m j1 M$ }4 D " L6 T. C# x6 c乐之邦的MD11、MD30都带FIFO,每次切换采样率或信号源都要等缓存同步后才有声音,大概几秒的时间,而且容易出问题。普通的DAC瞬间就能切换完成的。; X# T* ? o4 l& w
% R, `+ R8 z. z; V% s s
PLL/ASRC/DDS/FIFO/Wordclock都能用来抑制jitter,各有优缺。毕竟S/PDIF不像USB、FW那样可以双向传输控制信号。