4 P3 w- N0 b- S, N9 A- m/ |缓存虽然是有效的抑制jitter方法,但是对接收端的时钟控制要求非常高,必须和发送端完全一致,否则缓存容易过载或欠载。如果发送端时钟信号不稳定,效果也会打折扣。- @3 g9 u( z. r; L# v2 f1 y
0 y. y J: b4 J [8 E3 j7 E
乐之邦的MD11、MD30都带FIFO,每次切换采样率或信号源都要等缓存同步后才有声音,大概几秒的时间,而且容易出问题。普通的DAC瞬间就能切换完成的。& i; [0 @* J7 c. U
; Z2 l- [9 i' B. P b U, \2 iPLL/ASRC/DDS/FIFO/Wordclock都能用来抑制jitter,各有优缺。毕竟S/PDIF不像USB、FW那样可以双向传输控制信号。