|
本帖最后由 eternal0 于 2012-3-13 17:04 编辑 ' C' T. A; [0 X1 q/ e
Edison 发表于 2012-3-13 16:32 ![]()
6 i, h" q! `6 P' B9 P, b4 W& TDAC 端有缓存的话,时钟信号上升沿或者下降沿存在的位移是能够非常好的克服掉的。
. ^0 o9 x6 D% H, z8 r! p# v, G$ r( r- S o( d; y3 l
I2S 也不是 jitter fr ... ?$ s R8 j6 v y- u
缓存虽然是有效的抑制jitter方法,但是对接收端的时钟控制要求非常高,必须和发送端完全一致,否则缓存容易过载或欠载。如果发送端时钟信号不稳定,效果也会打折扣。/ z5 ^3 l# _6 y! i
% W9 W, z# t% O) h乐之邦的MD11、MD30都带FIFO,每次切换采样率或信号源都要等缓存同步后才有声音,大概几秒的时间,而且容易出问题。普通的DAC瞬间就能切换完成的。
0 j: a( h4 ?7 t0 M/ [& o
$ g" Y1 j; B7 K& N5 g# _, JPLL/ASRC/DDS/FIFO/Wordclock都能用来抑制jitter,各有优缺。毕竟S/PDIF不像USB、FW那样可以双向传输控制信号。 |
|