股票被评“卖出” AMD将一年内失势

喜之狼

AMD倒闭对楼上各位有啥好处？

hopetoknow2

原帖由 Prescott 于 2006-6-15 02:05 发表
1. RISC只不过是精简指令集，以简化处理器硬件设计。这是指令集层面的概念，而非处理器内部实现
2. RISC可以乱序，也可以不乱序，可以非常简单，比如ARM，也可以非常复杂，比如Power 5。同样的指令集实现也可以有 ...

RISC可以是顺序执行的。

传说中的RWT的DK和Chip Architect的Hans de Vries 超一流YY大侠， 现在都慢半拍或跟着 前PCINLIFE或现PCinlife 后面在转， 哈哈， hpk功劳不小。

Chip Architect的Hans de Vries 慢一步， 也开始PS K8L核心了，Hans de Vries原来连65nm的K8 die照片都没能认出来,现在却来PS K8L了。

miniwalle

不想I ,也不想A 被斗垮

Prescott

1. RISC只不过是精简指令集，以简化处理器硬件设计。这是指令集层面的概念，而非处理器内部实现
2. RISC可以乱序，也可以不乱序，可以非常简单，比如ARM，也可以非常复杂，比如Power 5。同样的指令集实现也可以有很大区别，比如嵌入式系统中的MIPS和SGI的R12K就完全不是一个概念
3. Itanium单个指令看符合RISC的特点，但是，VLIW和RISC就有本质区别，更不要说EPIC了。

[ 本帖最后由 Prescott 于 2006-6-15 06:10 编辑 ]

jaguard

原帖由 白痴甲 于 2006-6-15 00:52 发表

口可口可，下去学习了。

安騰的架搆本質上和RISC有很大區別的，設計思路不同，可以說INTEL設計安騰就是為暸于RISC對抗，RISC顧名思義就是精簡命令集，從這方麵去理解更簡單

白痴甲

原帖由 hopetoknow2 于 2006-6-15 00:48 发表

让我告诉你吧， IA64原来是作为RISC处理器的死对头和克星的， 尽管还最终没能彻底攻克RISC的最后堡垒IBM的POWER系列
http://www.intelligententerprise.com/000929/feat3.jhtml
设计思路和架构实现简直是和RI ...

口可口可，Fischer,8x年的Fischer做的Trace的时候不就在退这个概念。
看来现在是Compiler终于能发展到接受这种BT的要求的时候了。
它所谓的RISC killer也就是意图解决在pipeline的深度发展到一定的时候。
对于OOO的控制逻辑会随着深度的的二次到三次方的增长而面对的问题。
思路依然是简化处理器设计而更大地提高对complier的需求。

白痴甲

原帖由 hopetoknow2 于 2006-6-15 00:12 发表

呵呵，你最好再多读读， 你这一巴掌可是打到Alpha身上了。

口可口可，下去学习了。

hopetoknow2

原帖由 白痴甲 于 2006-6-15 00:28 发表

RISC的设计思想是通过简化的指令字来提高整个处理器的指令处理能力.简单总结就是：Smart complier, Dumb Machine.

让我告诉你吧， IA64原来是作为RISC处理器的死对头和克星的， 尽管还最终没能彻底攻克RISC的最后堡垒IBM的POWER系列
http://www.intelligententerprise.com/000929/feat3.jhtml
设计思路和架构实现简直是和RISC倒着玩。

hopetoknow2

原帖由 白痴甲 于 2006-6-15 00:28 发表

RISC的设计思想是通过简化的指令字来提高整个处理器的指令处理能力.简单总结就是：Smart complier, Dumb Machine.

即使是EPIC,它一样存在OOO的Issue.

我先不谈EPIC
我就谈VLIW， VLIW并不是OOO发射指令，而是按序发射指令， 其实现IPC是要在软件编译阶段或手工编写。

hopetoknow2

原帖由 白痴甲 于 2006-6-14 23:56 发表


IA64当然是，Intel不愿意这么叫吧．
RISC (Reduced Instruction Set Computing) is the concept of reducing an instruction sets' complexity (modernizing your instruction sets' design) so that you ca ...

我还以为是哪一位说的呢？ 原来是David K. Every，它是什么人，是个普通人吧？
它写的blog领悟？
http://www.mackido.com/Hardware/EPICisRISC.html
David K. Every是一个普通的软件工程师Software Engineer, Married, no kids, born 3/31/64, living in Southern California.
http://www.mackido.com/About/About_this_Macindude.html

VLIW处理器和我们通常所指的RISC处理器是两个不同的概念。它们架构区别极大，归到同一类来不太符合习惯。

白痴甲

原帖由 hopetoknow2 于 2006-6-15 00:07 发表

你的这个RISC定义， 纯粹是个形式了

VLIW是In-order执行，而非乱序执行。

它和一般所认为的RISC，实质是两类东西。 架构是彻底不同。 RISC处理器依靠乱序执行获取IPC而VLIW是依靠按序执行。

RISC的设计思想是通过简化的指令字来提高整个处理器的指令处理能力.简单总结就是：Smart complier, Dumb Machine.

[ 本帖最后由 白痴甲 于 2006-6-15 00:33 编辑 ]

hopetoknow2

原帖由 白痴甲 于 2006-6-15 00:09 发表

OK. replay这么说来就是在GPR组够少的情况下上超长流水线后灭有办法的办法来的.:p

呵呵，你最好再多读读， 你这一巴掌可是打到Alpha身上了。

白痴甲

原帖由 hopetoknow2 于 2006-6-15 00:01 发表

乱序执行是RISC的基本特性之一，而replay并不是乱序执行的基本特性。
没有replay的乱序执行处理器，很多。
replay
http://we.pcinlife.com/thread-417790-1-1.html

是OoO的RS保留站

OK. replay这么说来就是在GPR组够少的情况下上超长流水线后灭有办法的办法来的.:p

hopetoknow2

原帖由 白痴甲 于 2006-6-14 23:56 发表


IA64当然是，Intel不愿意这么叫吧．
RISC (Reduced Instruction Set Computing) is the concept of reducing an instruction sets' complexity (modernizing your instruction sets' design) so that you ca ...

你的这个RISC定义， 纯粹是个形式了

VLIW是In-order执行，而非乱序执行。

它和一般所认为的RISC，实质是两类东西。 架构是彻底不同。 RISC处理器依靠乱序执行获取IPC而VLIW是依靠按序执行。

hopetoknow2

原帖由 白痴甲 于 2006-6-14 23:51 发表


也许我讲得没清楚，乱序执行是RISC的基本特性之一。
也许你可以详细讲一下replay的机制。
另外,OoO的RS还是RR?

乱序执行是RISC的基本特性之一，而replay并不是乱序执行的基本特性。
没有replay的乱序执行处理器，很多。
replay
http://we.pcinlife.com/thread-417790-1-1.html

是OoO的RS保留站

hopetoknow2

原帖由 PCINLIFEboy 于 2006-6-14 23:49 发表


IA64的EPIC是VLIW的一个变种，也算是RISC。

VLIW和RISC,是两类

容易混淆的是：VLIW看单个指令是RISC-like。
不过VLIW是显式指令并行，必须在编译器或手工，明确多条指令的并行执行关系。

NightInForest

偶只饭money，其他的都是假的～～～
大多数人都是自己买了什么就开始饭什么，好像如此心里就得到极大安慰似的。