AMD应该向INTEL学习的

jaguard

AMD不应该那么执着，INTEL高明多了，得知X2即将发布，抢先搞了PD，在K8L之前推出Kentfield，快速占领市场才是硬道理，一般人也不会管真假4核双核的，就如微软的产品和日本公司的市场策略，反正先发布，慢慢修改，一样赚钱一样卖得出去

ghrs2010

顺便说一下:面向高性能运算的POWER6(POWER6 for HPC)据说运行频率将超过5G,而面向功耗敏感应用的POWER6(POWER6 for Blade) TDP小于100W(ISSCC2007的消息)

jaguard

原帖由 nemesisdrizzt 于 2007-3-3 22:58 发表
好久不见jaguard 大哥了
在忙啥啊

？谁？最近忙吃饭睡觉:lol:

nemesisdrizzt

好久不见jaguard 大哥了
在忙啥啊

the_god_of_pig

原帖由 Prescott 于 2007-3-3 22:21 发表
关于EPIC，各位如果不懂还是少做评论为好。

没有在软件优化领域一两年的功底，想理解EPIC都是不容易的。

P大说得是:a)

Prescott

关于EPIC，各位如果不懂还是少做评论为好。

没有在软件优化领域一两年的功底，想理解EPIC都是不容易的。

嘉蓝

原帖由 the_god_of_pig 于 2007-3-3 22:09 发表



反正不看好power6，Tukwila不会是个简单的东西，到5月的北京IDF就知道了

要差一年甚至更多的东西.也随你怎么说了:devil:

the_god_of_pig

原帖由 ghrs2010 于 2007-3-3 20:03 发表


乱序执行的话,实际上是在涉及相关代码时,通过转移预测将循环体展开,通过寄存器重命名消除各次迭代中的假相关,通过动态调度使各次迭代的代码并发执行,EPIC的静态调度对此是无能为力的

对于Itanium来说,所 ...

EPIC通过编译器实现的并行不能算乱序执行吧,乱序执行要是实时的才算，


不过这没设么关系，EPIC绝对比x86的乱序执行高效得多，

因为乱序执行的吞吐量和消耗的晶体管不是线性的，所以4 issue以上乱序厂家就没辙了

EPIC则不要紧，吞吐量大大地，消耗的代价却不多


貌似itanium2还是保守的，毕竟是试水，Poulson时恐怕I就要开始偏执了，加得很宽:huh:



power6貌似是通过电路上的技巧实现高频的，用锁存器代替触发器，说是可以节省逻辑级，消耗的代价小

Tukwila好像也是类似的基础单元的技巧提升频率。



反正不看好power6，Tukwila不会是个简单的东西，到5月的北京IDF就知道了(_(

ghrs2010

也就是说,对于Itanium来说,提高可见的乱序执行能力实际上不需要在架构与复杂度方面付出多大代价(不过也许需要一些天才式的奇思妙想)----虽然很不容易做到,不过做到的话代价却不大,就是这么回事

ghrs2010

原帖由 potomac 于 2007-3-3 19:58 发表
这个乱序也不宜搞。
安腾已经并发6指令了。再要提高乱序，就还要提高并发能力。
对于安腾的EPIC来说，显然是不适合的。

降低要求，可能才是Tukwila有别于原来的最大改变。

乱序执行的话,实际上是在涉及相关代码时,通过转移预测将循环体展开,通过寄存器重命名消除各次迭代中的假相关,通过动态调度使各次迭代的代码并发执行,EPIC的静态调度对此是无能为力的

对于Itanium来说,所谓的乱序实际上是通过编译器实现的

ghrs2010

PS:关于OOO的话,RWT上面一篇叫做<Is OOO out of date?>的文章值得一看

或许未来的王道真的是高频率简单核心阵列吧(当然有可能加上一个相对复杂的主控核心),CELL与INTEL的80核都是可能的方向

the_god_of_pig

原帖由 ghrs2010 于 2007-3-3 19:47 发表


PS:据说以上改进在既有编译环境下也能产生效果,当然有专属编译器配合的话自然更好

听哪里说的？？？:huh:

the_god_of_pig

原帖由 ghrs2010 于 2007-3-3 19:41 发表


是我说的有问题,不好意思;应该是:ILP与寄存器策略针对指令集的静态调度与软件流水线的配合作了进一步改进,从而提升编译器层面的乱序执行能力

哦~~~~:unsure:

ghrs2010

原帖由 ghrs2010 于 2007-3-3 19:41 发表


是我说的有问题,不好意思;应该是:ILP与寄存器策略针对指令集的静态调度与软件流水线的配合作了进一步改进,从而提升编译器层面的乱序执行能力

PS:据说以上改进在既有编译环境下也能产生效果,当然有专属编译器配合的话自然更好

the_god_of_pig

原帖由 ghrs2010 于 2007-3-3 19:41 发表


那是您的理解问题,不是指令乱序

那是什么？

ghrs2010

原帖由 the_god_of_pig 于 2007-3-3 19:28 发表




w00t) w00t) w00t) w00t) w00t) w00t)


杀了我吧

是我说的有问题,不好意思;应该是:ILP与寄存器策略针对指令集的静态调度与软件流水线的配合作了进一步改进,从而提升编译器层面的乱序执行能力

[ 本帖最后由 ghrs2010 于 2007-3-3 19:46 编辑 ]

the_god_of_pig

好像找到了power6上高频的原因了，不过貌似看不大懂，所以我先去了补习补习

嘉蓝大仙不用赐教了:lol:

the_god_of_pig

原帖由 ghrs2010 于 2007-3-3 19:25 发表


另外,拿现实频率比较预期目标,推倒得出的结论有多少可信度?5G POWER6至少已经存在(是否上市不能保证,还要看市场状况),4G的 Tukwila在哪?

IBM一向爱拿高电压的高频率忽悠人，实际产品往往不是那么回子事

刚刚看了一眼，貌似4G power6功耗已经160W了！:unsure: