CPU为什么不并改串呢

Tanknet

CPU为什么不少一些引脚呢
我觉得CPU最应该并改串，引脚太多了，Intel的都775针啦，为什么不把100多根线的AGTL+总线改成类似PCI-E串行的PCI-Express x16呢？那可以做到64根线，节省一半。而且PCI-E还非常容易提高频率，似乎现有技术下一个lane可以做到15GHz。可以节省好多PCB成本呀。
那个占6个脚的Vid，完全可以用占1个脚的串行PWM信号来做呀，增加几十个晶体管而已。难道不比出6个引脚省成本？
还有不少的，根本没必要占一个引脚的，都可以改串。

hupo

370--423--478--775 --1366w00t)
462--754--939--940--1207w00t)

wuw

原帖由 feixiaoyu 于 2007-7-3 09:11 发表
这个社会，都是循环的。以前，数据都是串行传输的，后来，说要快，我们要快啊。。。。所以。。并行了，可现在，我们要快啊，有回去串行了。
以前，电视是无线的，大家都是收的，后来，说要清晰，我们要清晰。。 ...

w00t) w00t) w00t)

水自流

370--423--478--775 --1XXX --XXXXX？
462--754--939--940--1XXX --XXXXX？

feixiaoyu

这个社会，都是循环的。以前，数据都是串行传输的，后来，说要快，我们要快啊。。。。所以。。并行了，可现在，我们要快啊，有回去串行了。
以前，电视是无线的，大家都是收的，后来，说要清晰，我们要清晰。。。。所以。。。有线了，可现在，我们要高清，有改无线微波了。

HardCoded

显然LZ是不在其位，不知其难啊

bennyting66

都是见习工程师啊:lol:

bessel

哦，这Id还在，2407还有希望。

原帖由 小内 于 2007-7-1 17:04 发表


最讨厌这种垃****圾帖子，既然你看不起楼主的观点，拿出一点能说服别人的东西啊！(_(

B4

Tanknet

原帖由 cadence 于 2007-7-2 21:51 发表
早就不能用vcc和gnd来描述电源了，现在应该是vdd和gnd，都cmos了n多年了，还bjt啊

电源网格在集成电路中已经越来越“麻烦”了，如果就一个vdd和gnd，那么巨大的电路会导致寄生电感对电路的冲击破坏，对chip的 ...

Intel 官方的Datasheet里用的是Vcc和Vss，也有gnd。没有用Vdd。
CMOS电路也是可以用Vcc描述的，习惯不同而已。

你看Intel的那个电源引脚分布像是防止寄生电感的吗？一大片Vcc一大片GND

cadence

早就不能用vcc和gnd来描述电源了，现在应该是vdd和gnd，都cmos了n多年了，还bjt啊

电源网格在集成电路中已经越来越“麻烦”了，如果就一个vdd和gnd，那么巨大的电路会导致寄生电感对电路的冲击破坏，对chip的io来说非常不好，所以多vdd和gnd是现在芯片的最爱，当然我只是说那些用pin的，bga的不懂

siemens_wolf

原帖由 <i>小内</i> 于 2007-7-1 17:04 发表 <a href="http://we.pcinlife.com/redirect.php?goto=findpost&pid=14846347&ptid=788676" target="_blank"><img src="http://we.pcinlife.com/images/common/back.gif" border="0" onload="if(this.width>screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.alt='Click here to open new windownCTRL+Mouse wheel to zoom in/out';}" onmouseover="if(this.width>screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.style.cursor='hand'; this.alt='Click here to open new windownCTRL+Mouse wheel to zoom in/out';}" onclick="if(!this.resized) {return true;} else {window.open('http://we.pcinlife.com/images/common/back.gif');}" onmousewheel="return imgzoom(this);" alt="" /></a><br />

<br />

<br />
最讨厌这种垃****圾帖子，既然你看不起楼主的观点，拿出一点能说服别人的东西啊！<img src="images/smilies/dry.gif" smilieid="35" border="0" alt="" /> <br />
<br />
B4

<br />
是啊，非常无聊。。。。。

小内

原帖由 joseph777 于 2007-7-1 16:54 发表
LZ明显对IC设计、逻辑设计、高速信号设计没有认识。补一补再发表看法吧。

最讨厌这种垃****圾帖子，既然你看不起楼主的观点，拿出一点能说服别人的东西啊！(_(

B4

joseph777

LZ明显对IC设计、逻辑设计、高速信号设计没有认识。补一补再发表看法吧。

itany

我说的意思是：
不是CPU通电之前PWM怎么通电的问题，而是PWM怎么知道给CPU供什么电压的问题。随便找了一段话：
对于P4处理器采用的VRM9.0标准来说，CPU底部有5个是专门用来传递CPU初始电压信号的管脚，它们分别叫做VID4、VID3、VID2、VID1和VID0，有些VID针脚在CPU内部与地（Vss）连接，有的则通过限位电阻与电源正极（Vcc）连接，这样在计算机启动时这5个针脚的电位就分别被设定在“0”和“1”电平上（其中“0”为接地、“1”为接电阻后接电源），PWM电路接收到这串数字信号后按VRM9.0的规格送出对应的电压。
  比如说，P35的主机板又要支持90nm、65nm、45nm的U，核心电压各不相同。只有通过直接导通的VID，才能在给处理器核心供电之前确定供电的电压值啊

  另外，现在的USB-〉ATA使用的是USB接口控制芯片+IDE控制芯片来实现的，根本不是USB能兼容IDE的协议阿
  另外，您说的兼容性是指在物理层上就兼容还是在协议层上兼容。
  如果是前者，那么即使能提升到1Gbps，照现在的SATA 1.0的1.5Gbps还差得多，换算过来就是100MB/s，这不就是ATA100么？
  未来能提升到SATA 2.5、3.0的3Gbps和6Gbps么？
  如果使用双路复用，那还怎么和当时的主板兼容？还不知道USB 2.0能不能支持双路复用呢
  如果只是指在协议上，那么恐怕还是IDE的协议好吧？

Tanknet

P4是顺序执行化的尝试，和我说的不一样。

PWM电压控制逻辑可以接受一个固定的驱动电压呀，没什么问题，它对电压不像CPU核心那么敏感。和CPU核心又不是同一部分电路,只是做在一个DIE上，可以受CPU核心控制罢了。
为什么没有“在CPU加电前，主板上的电源芯片哪来的供电”这样的问题呢？
它接受的就是恒定的供电电压。

多点接触比单个大面积接触要好的多
这适合于pin不适合于Land。Land肯定是单个大面积接触好。pin不一样，多pin的表面积比一个粗pin大。

兼容IDE协议层，USB明显能做到：USB硬盘盒就是例子。唯一需要的是BIOS和控制芯片的固件要支持。
USB硬盘盒是一种方法，还有一种方法是把IDE的控制字符串以USB来发送。
这点其实和SATA的做法是一样的。
和老机器能兼容，就像USB2.0设备可以插入USB1.1接口一样。
新的USB硬盘也应该能插入USB2.0接口，只是接口速度慢了点而已。
Winxp支持USB硬盘启动的。条件是：安装的时候就装在那个USB硬盘上。

IDE来自于哪里? 来自ISA(AT)总线。IBM-PC AT时期，硬盘是电路板和盘体分离，电路板插在ISA接口上，然后电路板再通过硬盘厂家专用的线接在盘体上。
然后就有了IDE，把电路板和盘体做在一起，早期IDE接口和ISA总线是信号兼容的，只是物理接口差异。后来PCI出现了以后，ISA淘汰，IDE却保留下来，并且从ISA的8MB/s不断提速到133MB/s。

ISA总线还衍生出16位PCMCIA，也是只转物理接口的
EISA总线衍生出32位的CardBus。

Elvis

Pentium4其实就是一个改串的尝试，结果大家都看到了

拳头

电源供应方面如果不改变当前低电压电流越来越大的局面，电源引脚肯定还是要越来越多，多点接触比单个大面积接触要好的多，而且还要配合电路的需要，接地点肯定不会少。
至于其他方面的引脚，说不定会有一个从少到多然后再少的循环过程

itany

原帖由 Tanknet 于 2007-7-1 09:26 发表

1. VID做成一根线的PWM信号非常有利于主板设计，可以直接控制主板电源部分MOS管占空比，不需要控制芯片再做转换。相反，8位二进制数要转换成电压值还需要查表。
而且CPU的频率如此之高，占空比调节可以非常细腻。不知道Intel工程师是怎么考虑的？感觉8个引脚的VID是Intel的一大败笔

VID的部分引脚好像是直接在处理器的PCB版上边通过铜桥连通的
如果采用您所说的只用一个引脚，那么在给处理器加电之前怎么获得应该加多少电压？如果没办法获得，那么怎么加电阿？

2. 我觉得VCC和GND应该做两个大脚，和主板上对应的压片接触上，不是比一个一个的分立脚好吗

脚大了之后好像不能保证脚的充分接触
况且做一个“与众不同”的大脚生产U和板上的插座都很麻烦


N1D"x~-g.?m
3. Test引脚是边界检查用的，不能撤销。

4.串并转换依靠的是移位寄存器，高频的移位寄存器.不是编解码器

现在的串行协议比较复杂，不光是把并行直接转成串行就可以了阿
还涉及到数据和地址、控制的分离，校验，流量控制，校验失败的处理，不仅是移位寄存器呢么简单啊

.5.HTT比AGTL+快很多。HTT可以作为并行总线来设计，本身没有串行的特征。

您是指通过差分实现高频么？我认为如果不是穿行，岂不是要更多的针脚？

0hd7|T^
6.感觉SATA也是个败笔。
应该在USB2.0的基础上改进。USB2.0支持到480Mbps，用双通道的USB2.0就可以达到1Gbps，和SATA1相同。那才6根线而已。如果可以通过某种手段提高USB的时钟频率，支持到1Gbps并不是太难。$t`_!A4Jj y5eY
这样可保证和老机器兼容,因为主板上都有USB2.0嘛。不像过去的几年内转换那么痛苦。

SATA要兼容IDE的协议层，用USB恐怕是不行吧
另外，如果是提高USB的速度，那和老机器就不能兼容了
现在Win XP都不能再USB HD上启动，还是将SATA影射成PATA比较保险阿

oxeast

万年一遇的技术贴~~~~学习了

Tanknet

1. VID做成一根线的PWM信号非常有利于主板设计，可以直接控制主板电源部分MOS管占空比，不需要控制芯片再做转换。相反，8位二进制数要转换成电压值还需要查表。

而且CPU的频率如此之高，占空比调节可以非常细腻。不知道Intel工程师是怎么考虑的？感觉8个引脚的VID是Intel的一大败笔。

2. 我觉得VCC和GND应该做两个大脚，和主板上对应的压片接触上，不是比一个一个的分立脚好吗

3. Test引脚是边界检查用的，不能撤销。

4.串并转换依靠的是移位寄存器，高频的移位寄存器.不是编解码器。

5.HTT比AGTL+快很多。HTT可以作为并行总线来设计，本身没有串行的特征。

6.感觉SATA也是个败笔。
应该在USB2.0的基础上改进。USB2.0支持到480Mbps，用双通道的USB2.0就可以达到1Gbps，和SATA1相同。那才6根线而已。如果可以通过某种手段提高USB的时钟频率，支持到1Gbps并不是太难。
这样可保证和老机器兼容,因为主板上都有USB2.0嘛。不像过去的几年内转换那么痛苦。
关于USB2.0的速度，参照
http://benyouhui.it168.com/thread-477722-1-1.html

[ 本帖最后由 Tanknet 于 2007-7-1 09:30 编辑 ]