Intel公开六核心处理器内部架构

itany

Intel公开六核心处理器内部架构

驱动之家[原创] 作者：上方文Q 编辑：上方文Q　2008-03-10 15:40:41 8486 人阅读 [投递]

Intel在CeBIT 2008上召开了一次投资者会议，透露了六核心处理器Dunnington Xeon的一些基本情况。 Dunnington定于2008年下半年发布，面向四路服务器平台Caneland，仍隶属于Penryn家族，采用45nm High-K工艺制造，拥有9MB二级缓存、16MB三级缓存，前端总线1066MHz，支持虚拟化技术VT FlexMigration，兼容Tigerton Xeon 7300系列。 从Intel公布的核心结构照片上看，六核心的Dunnington由三颗双核心处理器封装在一起而来，每两个核心共享3MB二级缓存，另有16MB三级缓存供六个核心集体分享；三级缓存与三个双核心分别占据处理器核心的四个角落，其他部分则是逻辑总线等。 Dunnington六核心结构图(点击放大) Dunnington简介 同时Intel还披露了Xeon/Itanium服务器处理器的近期规划。Xeon方面除六核心Dunnington外，还有低压版的Harpertown-LV核心、整合内存控制器并支持同步多线程技术的Nehalem核心，Itanium方面则有Tukwila。 Intel服务器产品线近期规划 从路线图上看，Xeon也将沿用Tick-Tock交替发展模式，并与桌面产品保持同步；Itanium则速度较慢，只是在每次Tock阶段进步一次：90nm Montecito/Montvale、65nm Tukwila、32nm Poulson。这也进一步确认，Itanium系列将跨越45nm，直接从65nm迈入32nm时代。 Intel Xeon/Itanium服务器处理器开发规划 Intel桌面处理器开发规划

jackli77

原帖由 GZboy 于 2008-3-11 23:07 发表


边个甘得闲看D甘噶野~ 有时间不如看下个市几时升更加好啦~

上证从6100多跌到现在4100多，你想短时间内升上去:crying: :sweatingbullets: :sweatingbullets:

还是砍仓，然后在上网灌水算了:whistling: :shifty:

Asuka

DPS是啥？ :blink:

66666

原帖由 itany 于 2008-3-11 23:15 发表


DSP之流完全可以放到PCIe总线上边去，没有必要放在核心里边
换言之，有需要的用户为了DSP买单，没有用处的不用白白的买来闲着

哈哈，GPU不就是个Dsp么，CPU整合Dsp想法虽好，但不经济没太大实用性:p

[ 本帖最后由 66666 于 2008-3-14 13:48 编辑 ]

66666

原帖由 AMD11 于 2008-3-11 09:37 发表
841524
YY一下，如果把L3换成某个DSP阵列，把L2做成全共享，是不是变成了某种比较变态东西？不知道Intel会不会按照2005年IDF描述那样做这样的异构多核心处理器？比较期盼。:w00t):

光有DPS没超宽前端总线也没用，PS3的CPU－内存传输带宽上25G都不够用，更别谈PC了

chaichai

原帖由 itany 于 2008-3-11 23:15 发表


DSP之流完全可以放到PCIe总线上边去，没有必要放在核心里边
换言之，有需要的用户为了DSP买单，没有用处的不用白白的买来闲着

師弟 from ustc？

itany

原帖由 AMD11 于 2008-3-11 11:33 发表

其实真正要置入DSP，应该会加入更多的技术的，比如CSI应该是必须的，还有，这时候还做不做MP也不好说。如果采用32nm，加上16MB的L3也是可以的

DSP之流完全可以放到PCIe总线上边去，没有必要放在核心里边
换言之，有需要的用户为了DSP买单，没有用处的不用白白的买来闲着

tommyhero

原帖由 GZboy 于 2008-3-11 23:07 发表


边个甘得闲看D甘噶野~ 有时间不如看下个市几时升更加好啦~

请讲普通话

tommyhero

原生的不也是4个核心么。。。
只不过I是（1＋1）＋（1＋1）
A是1＋1＋1＋1
能有啥区别

samhrc

原帖由 bessel 于 2008-3-11 20:03 发表
加点协处理器总是好的。

DSP 和协处理器是两回事。

bessel

加点协处理器总是好的。

原帖由 samhrc 于 2008-3-11 13:05 发表

电脑用的通用CPU置入DSP 干嘛呀，想搞片内高清硬解码？ 还是抢工业控制的地盘？

samhrc

原帖由 AMD11 于 2008-3-11 11:33 发表

其实真正要置入DSP，应该会加入更多的技术的，比如CSI应该是必须的，还有，这时候还做不做MP也不好说。如果采用32nm，加上16MB的L3也是可以的

电脑用的通用CPU置入DSP 干嘛呀，想搞片内高清硬解码？ 还是抢工业控制的地盘？

[ 本帖最后由 samhrc 于 2008-3-11 13:06 编辑 ]

AMD11

原帖由 itany 于 2008-3-11 09:48 发表


没有L3的Xeon MP总给人太监的感觉……

其实真正要置入DSP，应该会加入更多的技术的，比如CSI应该是必须的，还有，这时候还做不做MP也不好说。如果采用32nm，加上16MB的L3也是可以的

shike_cuke

桌面就别想见到了.............

Asuka

shared L2，只会带来更大的延迟

cache相关性在server领域对CPU设计所造成的影响是致命性的

itany

原帖由 AMD11 于 2008-3-11 09:37 发表
841524
YY一下，如果把L3换成某个DSP阵列，把L2做成全共享，是不是变成了某种比较变态东西？不知道Intel会不会按照2005年IDF描述那样做这样的异构多核心处理器？比较期盼。:w00t):

没有L3的Xeon MP总给人太监的感觉……

AMD11

YY一下，如果把L3换成某个DSP阵列，把L2做成全共享，是不是变成了某种比较变态东西？不知道Intel会不会按照2005年IDF描述那样做这样的异构多核心处理器？比较期盼。:w00t):

AMD11

不能不说，AMD当年的所谓的“真双核”的歪曲宣传还是迷惑了大部分普通消费则。直到现在还是遗毒不少