Intel公开六核心处理器内部架构

itany

Intel公开六核心处理器内部架构

驱动之家[原创] 作者：上方文Q 编辑：上方文Q　2008-03-10 15:40:41 8486 人阅读 [投递]

Intel在CeBIT 2008上召开了一次投资者会议，透露了六核心处理器Dunnington Xeon的一些基本情况。 Dunnington定于2008年下半年发布，面向四路服务器平台Caneland，仍隶属于Penryn家族，采用45nm High-K工艺制造，拥有9MB二级缓存、16MB三级缓存，前端总线1066MHz，支持虚拟化技术VT FlexMigration，兼容Tigerton Xeon 7300系列。 从Intel公布的核心结构照片上看，六核心的Dunnington由三颗双核心处理器封装在一起而来，每两个核心共享3MB二级缓存，另有16MB三级缓存供六个核心集体分享；三级缓存与三个双核心分别占据处理器核心的四个角落，其他部分则是逻辑总线等。 Dunnington六核心结构图(点击放大) Dunnington简介 同时Intel还披露了Xeon/Itanium服务器处理器的近期规划。Xeon方面除六核心Dunnington外，还有低压版的Harpertown-LV核心、整合内存控制器并支持同步多线程技术的Nehalem核心，Itanium方面则有Tukwila。 Intel服务器产品线近期规划 从路线图上看，Xeon也将沿用Tick-Tock交替发展模式，并与桌面产品保持同步；Itanium则速度较慢，只是在每次Tock阶段进步一次：90nm Montecito/Montvale、65nm Tukwila、32nm Poulson。这也进一步确认，Itanium系列将跨越45nm，直接从65nm迈入32nm时代。 Intel Xeon/Itanium服务器处理器开发规划 Intel桌面处理器开发规划

ITANIUM2

胶水技术大有长进啊 :devil:

itany

A社的宣传真是有效，凡是I社的，都是胶水的；凡是A社的，都是原生的……

[43楼] 游客 2008-3-10 15:35:42

Intel一胎生了两个，叫双胞胎，AMD一胎生了个连体婴儿，取名为真·双胞胎。 引用自: 所谓原生和非原生的区别就是，inter把两个双核粘在一起而AMD把4个单核粘在一起而已，

219.140.87.* [回复本帖] 支持(1) 反对(2)

jackli77

[quote]原帖由 itany 于 2008-3-10 23:36 发表
A社的宣传真是有效，凡是I社的，都是胶水的；凡是A社的，都是原生的……


今天晚上坐公车时看到公车电视的广告，当时正卖一个广告，国内某品牌的低端笔记本（采用A U），广告中该公司的”技术人员“（应该是销售员）在讲解所谓的真双核与假双核时，居然用鸡蛋做一个比喻：“。。。假双核就象是两个蛋黄粘在一起，采用真双核的电脑在运行时无论是稳定性和性能都比假双核要好。。。。”

看了这个广告当时就想笑了。。。。:sweatingbullets: :sweatingbullets:


PS：广州的朋友这段时间有机会坐三汽公司旗下的公车时，不妨留意一下公车上的电视广告。

samhrc

胶水的和原生的没什麽区别吧，俺办公室的AS400 740 就是胶水4核的POWER 4，压片子也是满流畅的 做1080P的 平均能有十几FPS呢。(没有HA)不比“原生”的U差多少

elisha

原帖由 samhrc 于 2008-3-11 08:03 发表
胶水的和原生的没什麽区别吧，俺办公室的AS400 740 就是胶水4核的POWER 4，压片子也是满流畅的 做1080P的 平均能有十几FPS呢。(没有HA)不比“原生”的U差多少

这话你跟AMD说去

los_parrot

高科技产品历来就有如何向不具备专业知识的普通消费者介绍自己到底如何“先进”的问题。

amd真假双核的公关策略至少对自己无害，损人利己也无可厚非。如果真有人听信了这种宣传就买了amd的真双核/多核那不正是这种宣传的目的么。

hunguqi

新一代胶水，留名先。

xxy2

真正合格的原生从来就没出现过，你就知道跟胶水没区别了:funk:

Jason21

只要性能强，谁理它是胶水还是胶布:charles:

AMD11

不能不说，AMD当年的所谓的“真双核”的歪曲宣传还是迷惑了大部分普通消费则。直到现在还是遗毒不少

AMD11

YY一下，如果把L3换成某个DSP阵列，把L2做成全共享，是不是变成了某种比较变态东西？不知道Intel会不会按照2005年IDF描述那样做这样的异构多核心处理器？比较期盼。:w00t):

itany

原帖由 AMD11 于 2008-3-11 09:37 发表
841524
YY一下，如果把L3换成某个DSP阵列，把L2做成全共享，是不是变成了某种比较变态东西？不知道Intel会不会按照2005年IDF描述那样做这样的异构多核心处理器？比较期盼。:w00t):

没有L3的Xeon MP总给人太监的感觉……

Asuka

shared L2，只会带来更大的延迟

cache相关性在server领域对CPU设计所造成的影响是致命性的

shike_cuke

桌面就别想见到了.............

AMD11

原帖由 itany 于 2008-3-11 09:48 发表


没有L3的Xeon MP总给人太监的感觉……

其实真正要置入DSP，应该会加入更多的技术的，比如CSI应该是必须的，还有，这时候还做不做MP也不好说。如果采用32nm，加上16MB的L3也是可以的