|
我们电动力学课要写课程论文,所以问一些比较偏的问题.& K; @. w* Y4 ?
为什么高频电路要走蛇形线? 有没有什么地方有比较详细的运算,证明蛇形线的位间串扰小的?或者哪位牛人帮演算一下 我列出了那个Helmholtz偏微分方程,可是不会求解啊,蛇形线我是用sin代替形状的,不好解,或者用直角拐弯和60度拐弯(三角波那种形状)也不好解 有没有哪位做主板的大哥大姐有现成的数值解的?$ ^6 X" `/ G# I& B% O c6 `( P
8 o: H: U: C' S, D( e% p9 H还有,同一位的两根线有没有一个最佳的间距?间距太小则线间电容太大,会把有效信号占空比挤小,间距太大则外部高频干扰就可以很容易的破坏两线的差值信号
" Z/ F" n3 [: [2 C- I
6 @( f5 Y; M$ w5 a5 h4 y" m, ?我算出来的结论是有一个最佳的间距d,可是这个量级也太小了(大约1*10E-4m)和实际明显不符 哪位实际做主板的强人知道这个该怎么算
* w* ^8 ?0 b* t. r( B
8 ]; W6 b' Q# F W5 Y7 O我一向认为PCI-E总线的精华在于差分式传输+高频率,可是为什么大家都说是“串行传输”呢?
$ a% c B1 P& C ]1 p/ [6 \- j
$ @4 f0 ~1 _' a其实PCI-E x16不也是16位并行传输的(传输时自动并行,但是芯片编程模型还是串行的,这也就是为什么PCI-E x16的显卡在PCI-E x4的PT880Pro主板上可以用的原因,要是PCI 64的就不能插到PCI 32的接口上面去了)
+ m* \7 {8 ]- G9 T0 Z) n+ ^ ^
6 n1 C# M! I% _- GPCI-E总线和PCI总线到底在寻址上有什么不同?PCI有专用的地址线,可是PCI-E没有,难道是通过特定的串行指令字寻址的,就像RDRAM一样?2 ]; @* e4 t+ @/ }* Y
- c' e6 h, |) Z& O; e( o/ O* r8 b# D我觉得,串行总线更像是一种无奈之举,是因为不需要并行PCI-E那样的传输带宽,加之如果搞PCI-E x32所有设备共享(就像PCI-32一样), 主板上布不下那么多线,jitter也会更严重总线仲裁也更加难办.
! O$ ^! S! k5 k) S3 P- M
# w7 g( f6 x4 ?: k- F, B& ~FlexIO不就是高频差分式并行总线吗?不过那个是片间互联,适合做CPU总线的.那个带宽100GB/s不是真的?那为什么说发展方向是串行总线呢?以后,要不要搞高频差分式并行局部总线?
1 T5 h0 o0 a5 `' t8 q: N( a2 H+ X, S& T3 h% E2 s- k" h
我觉得PCI-E总线点对点连接有个弱点,就是很多带宽浪费掉了,如北桥连接了PCI-E 1x的SCSI控制器和1394控制器,当SCSI工作而1394不工作时,北桥到1394的250MB/s双工带宽就被浪费掉了,而并行总线没有这个缺点,这样,只要布一组线.如果做PCI一样的并行共享式,只要一个PCI-Ex16就可以连接显卡和其他外围(假设为4个)设备,只需要16*4根线从北桥引出,而PCI-E用了20*4根线
7 B9 C) l. R. ^5 S. r( J- X/ x9 Y7 M/ ^6 ~+ |2 y, a
是不是现在主板上插的外围设备的量正在减少,以至于用不着考虑这些,还是共享总线,延迟会增大,还是其他原因?
* B3 E1 j" F0 Y; F
- M" t5 O0 r* u3 r* o[ 本帖最后由 Tanknet 于 2006-5-13 19:56 编辑 ] |
|