|
|
我们电动力学课要写课程论文,所以问一些比较偏的问题.
8 n$ ], \$ s c7 P为什么高频电路要走蛇形线? 有没有什么地方有比较详细的运算,证明蛇形线的位间串扰小的?或者哪位牛人帮演算一下 我列出了那个Helmholtz偏微分方程,可是不会求解啊,蛇形线我是用sin代替形状的,不好解,或者用直角拐弯和60度拐弯(三角波那种形状)也不好解 有没有哪位做主板的大哥大姐有现成的数值解的?
, v G6 ?! a$ e0 c: [
/ U( Y4 U" A7 X- h5 M0 ^- f! y还有,同一位的两根线有没有一个最佳的间距?间距太小则线间电容太大,会把有效信号占空比挤小,间距太大则外部高频干扰就可以很容易的破坏两线的差值信号 # |+ ^! }4 Q. ^' _
9 Y# P) J% N6 U我算出来的结论是有一个最佳的间距d,可是这个量级也太小了(大约1*10E-4m)和实际明显不符 哪位实际做主板的强人知道这个该怎么算
: M5 u" K# d& @6 h' C$ z6 X) C1 o, W. m
我一向认为PCI-E总线的精华在于差分式传输+高频率，可是为什么大家都说是“串行传输”呢？: K- P+ ~; U, D+ m( U w
1 h, Y0 G) g! f
其实PCI-E x16不也是16位并行传输的(传输时自动并行,但是芯片编程模型还是串行的,这也就是为什么PCI-E x16的显卡在PCI-E x4的PT880Pro主板上可以用的原因,要是PCI 64的就不能插到PCI 32的接口上面去了)0 d7 G! U3 \& a9 T# O- Z9 _) b U5 r
* z- d" L7 z% y" uPCI-E总线和PCI总线到底在寻址上有什么不同?PCI有专用的地址线,可是PCI-E没有,难道是通过特定的串行指令字寻址的,就像RDRAM一样?
/ I$ u C' _# O3 u3 D7 ?' @( ]# i0 @- m; b n
我觉得,串行总线更像是一种无奈之举,是因为不需要并行PCI-E那样的传输带宽,加之如果搞PCI-E x32所有设备共享(就像PCI-32一样), 主板上布不下那么多线,jitter也会更严重总线仲裁也更加难办.* H" x# u# Q) }, u. p; O2 l
# `5 Q8 `1 v2 h6 K- `FlexIO不就是高频差分式并行总线吗?不过那个是片间互联,适合做CPU总线的.那个带宽100GB/s不是真的?那为什么说发展方向是串行总线呢?以后,要不要搞高频差分式并行局部总线?# S( t, d$ k, Q5 D* X: o
! e# g) S7 D1 {5 f8 S- w; J& ^% I我觉得PCI-E总线点对点连接有个弱点,就是很多带宽浪费掉了,如北桥连接了PCI-E 1x的SCSI控制器和1394控制器,当SCSI工作而1394不工作时,北桥到1394的250MB/s双工带宽就被浪费掉了,而并行总线没有这个缺点,这样,只要布一组线.如果做PCI一样的并行共享式,只要一个PCI-Ex16就可以连接显卡和其他外围(假设为4个)设备,只需要16*4根线从北桥引出,而PCI-E用了20*4根线
+ P# T* T/ g4 R& b" a) S1 W! i6 X$ {
是不是现在主板上插的外围设备的量正在减少,以至于用不着考虑这些,还是共享总线,延迟会增大,还是其他原因?
6 H: h( f( J& u* t% \ H% F Q4 D6 Y+ }0 h3 V4 i9 a% h
[ 本帖最后由 Tanknet 于 2006-5-13 19:56 编辑 ] |
|
IP卡
狗仔卡
发表于 2006-5-13 19:51
QQ好友和群
收藏
分享
好贴
烂贴
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
显身卡