想问一下直连技术

跳海自殺的鱼 · 发表于 2009-7-18 22:09

似乎是通过此技术将多个核心直接连接在一起，各位大大可以给小鱼儿讲解一下吗？

ic.expert · 发表于 2009-7-20 13:33

可以看这里

http://www.amd.com/us/products/t ... t-architecture.aspx

ic.expert · 发表于 2009-7-20 13:36

可以理解为NUMA System on Motherboard PCB~~~ 如果NOC比喻成集成电路系统的话，那么这个东西就可以看作分离式元件系统

跳海自殺的鱼 · 发表于 2009-7-20 13:59

本帖最后由跳海自殺的鱼于 2009-7-20 14:00 编辑

the processor core is directly connected to the memory

= =

英文的勉强看得懂。。。。。。

ic斑竹，怎么感觉那个网址啥都没说呢= =

跳海自殺的鱼 · 发表于 2009-7-20 14:00

本帖最后由跳海自殺的鱼于 2009-7-20 14:04 编辑

4# ic.expert

不是很明白，希望ic斑竹能解释下，3Q

ic.expert · 发表于 2009-7-20 14:05

好像关键的Ｉｄｅａ都说了吧……

你还想听什么内容？

跳海自殺的鱼 · 发表于 2009-7-20 14:05

NOC？Network-on-Chip ？

ic.expert · 发表于 2009-7-20 14:08

ic.expert · 发表于 2009-7-20 14:09

ic.expert · 发表于 2009-7-20 14:16

建议你可以先看看量化方法第三版，第六章以及本章的Ref，然后做做书后习题。看完了估计那个网页就能明白了，这是一个系统的理论：〉

跳海自殺的鱼 · 发表于 2009-7-21 10:41

10# ic.expert

我买了第四版了。。。。。第三版没货= =

第四版似乎更加注重线程级并行了，向多核心方向发展

跳海自殺的鱼 · 发表于 2009-7-21 13:53

还想问ic斑竹一个cache的问题几块fully associative cache可以成为几路Set-associative

这个几路是不是在level 1中的那个几路的概念？

记得上次看一篇文章说几路的L1拥有不同的性能？是否是因为这种分路可以减少（或者增加）cache的缺失？
这种缺失是否可以用量化的方式进行推断思考还是说凭经验？

ic.expert · 发表于 2009-7-21 15:39

还想问ic斑竹一个cache的问题几块fully associative cache可以成为几路Set-associative

这个几路是不是在level 1中的那个几路的概念？

记得上次看一篇文章说几路的L1拥有不同的性能？是否是因为这种分路可以减 ...
跳海自殺的鱼发表于 2009-7-21 13:53

第一行没看懂…… Fully-associative是没有Way的概念的……

关于Cache结构如何设计可以看看《量化方法》第三版第五章，上面说了详细的介绍和性能分析。

ic.expert · 发表于 2009-7-21 15:42

10# ic.expert

我买了第四版了。。。。。第三版没货= =

第四版似乎更加注重线程级并行了，向多核心方向发展
跳海自殺的鱼发表于 2009-7-21 10:41

第四版得看英文版，中文翻译的有问题。而且第四版缩水很多，很多传统技术都放到附录里面的，附录都没有印在书上……。这本书最好先看第三版，再看第二版，效果会不错。第四版就不用买了，顶多看看光盘上的附录。

ic.expert · 发表于 2009-7-21 16:00

不过通过低位译码来拼接FA$的确可以拟合出Way的概念出来，但是这样就会导致Mapping Memory Size的变化了。等于在Memory上也要做一个低位译码的拼接~。

跳海自殺的鱼 · 发表于 2009-7-21 17:05

本帖最后由跳海自殺的鱼于 2009-7-21 17:14 编辑

14# ic.expert

我已经买了啊。。。。里面翻译确实有些很奇怪，但是能勉强看懂意思。

一定要买第三版？。。。。。。当当第三版都下架了，我在济南这也没找到。。。电子书倒是有但相当模糊，CD的附录都打出来了。。。。。

跳海自殺的鱼 · 发表于 2009-7-21 17:08

13# ic.expert

那我把原文发上来吧，可能我表述不太准确。

“直接映射仅仅是一个简单的1路组互联，而一个有m块的全相联cache可以称为m路组相联，也就是说，这里直接映射可以视为有m组的组相联映射，而全相联是只有1组的组相联映射”

不知道这里的way和L1里面的一不一样

ic.expert · 发表于 2009-7-21 17:18

这种文章你还是别看了……网络业余的科普文吧，不是专业杂志和书籍上面的巴？

我翻译到正常话：

Direct Mapping仅仅是一个简单的1-way Associative，而一个有m个Block/Cache line的 Full-associative cache可以称为m-way Associative Cache，也就是说，上述这里Fully-associative可以视为有Cacheline Num. way-Associative ，而Dicect Mapping是只有1-way Associative

最后那句话，整个写反了。建议你还是看教材把。

Edison · 发表于 2009-7-21 17:51

我前年的文章，相信在介绍上更简洁：

http://www.pcinlife.com/article/cpumb/2007-09-18/1190104122d436_8.html

目前通用处理器L2 cache相联度实作最高的纪录应该是VIA的C7，有32-way......不过这看上去是一个完全为了节电而不是为了性能的选择（C7只有128KB L2 cache）。

组相联是cache的内存地址映射三种方式之一，另外两种映射方式为直接映射和全相联：

直接映射是最简单的方式，每条cache-line都有固定对应的若干主内存地址。

全相联就是主内存中任何地址的数据都可以存放在cache中的任何一条cache-line里。

组相联就是指数条cache-line被为安排一组，每组可以对应主内存中的若干固定地址。每组包含多少条cache-line，就是多少路相联度。

组相联度越高，Cache的命中率就越高，不过要是不命中的话缺失代价也越高，因为搜索的时间会更长。

ic.expert · 发表于 2009-7-21 17:56

还是陈先生厉害~~ ：〉

帐号		自动登录	找回密码
密码			注册

想问一下直连技术

浏览过的版块