|
2003年,国防科技大学承担了863计划《高性能通用CPU芯片》重大研究课题(YHFT64-I),2005年国防科大又承担了该项目的滚动支持项目。YHFT64-I采用目前EPIC技术,利用软硬件方法实现Intel 指令集兼容,能够并发执行8条指令。芯片设计采用了大量先进的微体系结构技术,如:多级分支预测技术、寄存器堆栈技术、控制前瞻/数据前瞻、谓词执行技术以及低功耗技术等,能够有效开发指令集并行性,极大提高处理器性能。YHFT64-1支持通用操作系统,支持多处理器结构,支持数据库、WEB等服务器应用。该芯片所有设计已经完成,采用Chartered 0.13μm Nominal 1P8M工艺,核心逻辑规模5800万晶体管,采用HPBGA封装,功耗12瓦,面积10X10mm2,引腿696个,工作频率300MHz,在2005年上半年完成投片。
异构多核处理器可结合多种处理器体系结构的优势 ,既保留传统通用体系结构的灵活性 ,又拥有大量计算资源 ,可提供更高的峰值计算性能. YHFT64-3异构多核处理器中浮点处理部件 18 套 ,峰值计算能力强大 ,设计与相匹配的存储系统是一项重大挑战.针对 YHFT64-3处理器 ,本文提出了一种并行流层次存储结构 ,深入阐述了如何现应用特点、 支持并行数据流处理的存储系统的设计思想和方法 ,从多个层次实现对并行数据流的挖掘或捕获.测结果表明 ,这种存储结构体现了应用特点 ,能够较好地发挥 YHFT64-3处理器的性能 ,同频情况下(500MHz) ,YHFT64-3比YHFT64-2性能高2— 3个数量级 ,与1. 6GHz的 I tanium2性能相当 ,但代价更低.目前,该设计已经成功投片。 |
|