Edison想问问你，费米原生设计是不是512bit的位宽呢？

hpctech

GF100纹理单元那么差劲，给512bit带宽也是严重浪费，顶多也就通用计算有点用。。。
GF104纹理单元比GF100强多了，静观完整版GF104秒杀霍金版GF100。。。

32nm

给 GF100 2048-bit 位宽又能如何？你怎么还有那么强烈的带宽依恋症呢。
Edison 发表于 2010-5-15 23:09

我不是有带宽依恋症，我是对NV的原生设计刨根问底，因为有消息称费米的原生设计是双512的

DonaldGoD

我不是有带宽依恋症，我是对NV的原生设计刨根问底，因为有消息称费米的原生设计是双512的
32nm 发表于 2010-5-15 23:13

一開始就是512SP和384bit位寬，驅動之家上面的新聞真假都有，你不要全都去相信！

32nm

一開始就是512SP和384bit位寬，驅動之家上面的新聞真假都有，你不要全都去相信！
DonaldGoD 发表于 2010-5-15 23:14

我不知道驱动之家的新闻都是不负责任的假新闻啊

xreal

384 sp gf104反杀gtx480？

airforce18

都有核心图了  LZ就别固执了   设计一款全新架构的芯片要两年左右吧，384BIT是早就决定的吧

66666

384 sp gf104反杀gtx480？
xreal 发表于 2010-5-15 23:18

堆频率+增强的纹理单元确实有可能

hpctech

384 sp gf104反杀gtx480？
xreal 发表于 2010-5-15 23:18

应该是发飙到1.6G以上的256SP GF104反杀霍金版GTX470。。。

茫茫的宇宙

A1版本的是512 2048，全球只有10片可以运行。
A2版本就是384 1536，大部分femi程序开发者使用，频率上不去
A3版本的就是现在零售的。

个人看Google图片的研究，仅供参考。

lik

你数数芯片的管脚不就知道了. 如果是设计了512bit却屏蔽了其中的128 bit, 那有好多管脚应该就此做废. 除去vdd和gnd, 剩下的大部分都是I/O (FB, PCIE, ...). 拿个G80 (384-bit)和GT200 (512-bit)对比一下, 很容易就知道答案了.

如果是说tapeout之后改设计, 那不可能. 这玩意儿牵涉到packaging, 还有外部的管脚接口, die和package直接还有复杂的fabric, 更不用说任何体系结构的变化一旦更改, 至少需要额外一年的时间.

darkangel308

nv官方都说了是30亿，你该去问问gpu-z的作者为什么显示32亿

Edison

32 亿其实更准确。

30 亿是 GTC 09 上发布的信息，32 亿是 SC09 上发布，也是后来 Fermi 白皮书采用的。

jelly23

我不是有带宽依恋症，我是对NV的原生设计刨根问底，因为有消息称费米的原生设计是双512的
32nm 发表于 2010-5-15 23:13

什么叫双512？

32nm

什么叫双512？
jelly23 发表于 2010-5-16 14:28

512SP and 512bit MC

32nm

A1版本的是512 2048，全球只有10片可以运行。
A2版本就是384 1536，大部分femi程序开发者使用，频率上不去 ...
茫茫的宇宙 发表于 2010-5-16 00:09

A1版是512 bit的？

jhg1159

NV的白皮书有占混乱。。
看纹理单元数量和设计，带宽确实需求不大

32nm

32 亿其实更准确。

30 亿是 GTC 09 上发布的信息，32 亿是 SC09 上发布，也是后来 Fermi 白皮书采用的。
Edison 发表于 2010-5-16 11:12

那为什么NV官方给出的数字是30亿呢？而且NV官方对这个数字非常的肯定哦

eDRAM

堆频率+增强的纹理单元确实有可能
66666 发表于 2010-5-15 23:41

纹理单元怎么个增强法？是不是增加数量了？

hpctech

纹理单元怎么个增强法？是不是增加数量了？
eDRAM 发表于 2010-5-17 20:19

每个TPC内纹理单元翻倍
另外GF104的SM架构和GF100是不一样的，除了砍掉大部分DP，有些地方还是重新设计的。