Edison想问问你，费米原生设计是不是512bit的位宽呢？

32nm · 发表于 2010-5-15 22:19

因为在GPU-Z里看到费米的晶体管数为32亿，而英伟达官方给出的数字是30亿，所以觉得费米的MC原生设计应该是512bit，可能是因为良率问题做了妥协，Edison你说我的说法对吗？

苯苯小哥 · 发表于 2010-5-15 22:25

就是384bit吧不是有芯片图片架构图片

32nm · 发表于 2010-5-15 22:27

就是384bit吧不是有芯片图片架构图片
苯苯小哥发表于 2010-5-15 22:25

那为什么凭空多出了2亿晶体管？我估计多出的那2亿就是128bit的显存控制器

苯苯小哥 · 发表于 2010-5-15 22:32

那为什么凭空多出了2亿晶体管？我估计多出的那2亿就是128bit的显存控制器

32nm 发表于 2010-5-15 22:27

图上不是画了吗

hekai365 · 发表于 2010-5-15 22:34

放心面包会有的！

32nm · 发表于 2010-5-15 22:34

那为什么会多出2亿晶体管？没道理啊

只看该作者 · 发表于 2010-5-15 22:36

提示: 作者被禁止或删除内容自动屏蔽

32nm · 发表于 2010-5-15 22:39

冗余电路用途？提高良率？
aimbot 发表于 2010-5-15 22:36

但是驱动之家的新闻曾经登过费米原来就是512sp 512bit MC的规格设计的，只是最后向糟糕的40nm工艺妥协了

Asuka · 发表于 2010-5-15 22:42

那为什么凭空多出了2亿晶体管？我估计多出的那2亿就是128bit的显存控制器
32nm 发表于 2010-5-15 22:27

GPU-Z给的数字根本就是错误的

32nm · 发表于 2010-5-15 22:45

GPU-Z给的数字根本就是错误的
Asuka 发表于 2010-5-15 22:42

你凭什么说GPU-Z给出的数字是错误的？那GPU-Z也是NV官方出的呀，怎么可能会搞错？

Asuka · 发表于 2010-5-15 22:46

你凭什么说GPU-Z给出的数字是错误的？那GPU-Z也是NV官方出的呀，怎么可能会搞错？
32nm 发表于 2010-5-15 22:45

GPU-Z和NVIDIA公司没有任何关系

hpctech · 发表于 2010-5-15 22:47

原生没有512bit，的确是384bit

32nm · 发表于 2010-5-15 22:47

GPU-Z和NVIDIA公司没有任何关系
Asuka 发表于 2010-5-15 22:46

那GPU-Z是谁出的？总不可能数字差那么多吧？

Asuka · 发表于 2010-5-15 22:51

Edison · 发表于 2010-5-15 22:53

GF100 物理设计就是最高 384-bit，不存在后天的删减。

32nm · 发表于 2010-5-15 22:57

GF100 物理设计就是最高 384-bit，不存在后天的删减。
Edison 发表于 2010-5-15 22:53

那就是GPU-Z给出的数字是误差咯？
可能费米纸面的原生设计是512bit的位宽吧~只是到量产时改为384bit了

32nm · 发表于 2010-5-15 22:59

是不是停留在图纸设计上的是512bit MC，到了TSMC那就变成了384bit了，那还是TSMC的40nm工艺太烂了

gz_easy · 发表于 2010-5-15 23:03

6x64bit MC=384bit
如果是512bit，恐怕多出的晶体管远不止2亿。

32nm · 发表于 2010-5-15 23:06

本帖最后由 32nm 于 2010-5-15 23:08 编辑

6x64bit MC=384bit
如果是512bit，恐怕多出的晶体管远不止2亿。
gz_easy 发表于 2010-5-15 23:03

那如果是512bit MC，应该是多少亿晶体管呢？我说的是晶体管的总数

Edison · 发表于 2010-5-15 23:09

给 GF100 2048-bit 位宽又能如何？你怎么还有那么强烈的带宽依恋症呢。

帐号		自动登录	找回密码
密码			注册