Kepler规格预测

开普勒

老黄说Kepler的每瓦特双精度性能比Fermi提升3-4倍，从这句话可以推测Kepler规格。

首先，作为HPC产品，TDP应该保持225W不变，也就是说Kepler的HPC版本，DP性能比Fermi C2070提升3-4倍

其次，28nm下，同样面积应该可以塞下多1倍晶体管，所以，Kepler应该有32SM（如果完整版能出来的话），同时与14个SM的C2070相比，频率得提升到1.3-1.75倍，才能达到3-4倍性能。

所以，我预测，Kepler的HPC版本，有32个SM，频率为750/1500到1000/2000之间。

nukualofa

核心1G，甚至1.5G，在28nm的加持下，point sun can wait

justwater

老张在台湾冷笑：好你个老黄，哥的28nm工艺都没整好，你就开始计算哥了，你那玩意造不造的出不是你说了算，是哥说了算。

moonfacesdo

2L的话后四个字是：点艹能等

xywin

这都是幻觉~

geneme

等个两年再来挖坟

凹特

mark挖坟。
28nm还不知道在哪里呢就开始YY了。黄大逗大家开心的话没必要这么在意。真是说者无意，听者有心啊。

shu0202

每瓦特双精度性能比Fermi提升3-4倍 不是 总体性能提升3-4倍……LZ太激动了……

Edison

每瓦特双精度性能比Fermi提升3-4倍 不是 总体性能提升3-4倍……LZ太激动了……
shu0202 发表于 2010-9-29 16:18

楼主说的就是双精度性能，不是整体性能。

yyzjp

呵呵，应该会提升不少吧

shu0202

楼主说的就是双精度性能，不是整体性能。
Edison 发表于 2010-9-29 16:44

他推断的就是整体性能啊……连规模和频率都推断出来了……

Edison

老黄说Kepler的每瓦特双精度性能比Fermi提升3-4倍，从这句话可以推测Kepler规格。

首先，作为HPC产品，TDP应该保持225W不变，也就是说Kepler的HPC版本，DP性能比Fermi C2070提升3-4倍

Edison

他推断的就是整体性能啊……连规模和频率都推断出来了……
shu0202 发表于 2010-9-29 17:13

他这里推断有一个没有明说的前提，那就是单精度和双精度的比例，在比例固定为 1:2 （HPC 版本或者说 Tesla 产品线维持这个比例的可能性相当高）的情况下，透过双精度的性能推算规模和频率是很正常的事情。

整体性能应该是包括 ROP、TMU 等单元，他这里推测的仅仅是从 HPC 角度出来而已。

shu0202

以当前架构特征去按比例推断新架构性能增长是错误的，老大你是明白人，怎么会为这种明显的问题辩护？
从40nm到28nm如果老黄的话能够实现显然管线部分会有相当大的改进，除非老黄非常看好TSMC的28nm在漏电上面有革命性的改进。然而现在的问题是NV自身在工艺技术方面的储备明显不足，除非是老黄对NV的架构设计非常有信心，不然对开普勒的展望就只是宣传而已……GT200到费米NV能够在管线设计上提升双精度运算性能的比重，先在费米的比重已经是1：2了，下一代单位功耗计算性能提升4倍不是说着玩的。我当然希望NV能有绝活实现目标，但是我绝对不相信这能在费米架构上加减乘除就能实现，所以不要用费米去推测开普勒，跟本就不靠谱……

开普勒

他这里推断有一个没有明说的前提，那就是单精度和双精度的比例，在比例固定为 1:2 （HPC 版本或者说 Te ...
Edison 发表于 2010-9-29 17:25

DP和SP的比例不一定为1：2，但每SM每周期的DP数据吞吐量保持在32（按MAD算）的可能性很大。

Edison

对体系架构的预测需要具备一定的知识水平，而不是说你相不相信的问题，就好像你多次把 RV870 的双精度实现说成是专用单元实现的错误说法，多次犯这样的低级错误自然对体系架构与制造工艺的演进历程无法了解一二。

开普勒

我的看法，sm数量维持16不变，每sm的运算单元数量翻番更加容易实现。
westlee 发表于 2010-9-29 18:24

无论架构怎么改，warp size = 32这点无论如何都不会改变。SM内再翻番的话，宽度太大了，难道变成quad warp scheduler？可能性不大。又或者通过super-scalar实现指令间并行？GF10x有这样做的，但对双精度还不至于这样，data port的宽度也是一个问题。