自娱自乐，新版本aida64下FX5000效能碉堡，囧

Ephyer

我发这个贴只是说明内存效能，不涉及缓存，因为缓存效能现在和核心数量挂钩了。

inSeek

为爱琳 发表于 2013-7-28 19:51
一字那么简单，CPU有创意 就不会永远要换主板 工艺提升性能了，而且执行程序 永远都是老一套
稳打操作， ...

现在其实没一个比较靠谱全面衡量OCL性能的软件... 之前出的啥OCL DC benchmark之类的其实算法非常偏A的构架...
谁家GPGPU性能好，谁家容易开发和挖掘出性能，看HPC领域就知道了...

inSeek

为爱琳 发表于 2013-7-28 19:30
这个我 有，但是是不同频的哦

对，然后再和你用3.00的时候的L1 L2带宽做比较就知道我说的了...

8230的测试：老版本的149G * 4模块约等于3.00版的588G

X6的测试：老版本的129G * 6核约等于3.00版本的777G

inSeek

Ephyer 发表于 2013-7-28 20:36
我发这个贴只是说明内存效能，不涉及缓存，因为缓存效能现在和核心数量挂钩了。

一样的道理...之前的老版本内存带宽测试，内存测试都是单线程的...现在多线程了...
所以核心多会间接提高成绩...

百变狸猫

inSeek 发表于 2013-7-28 20:46
对，然后再和你用3.00的时候的L1 L2带宽做比较就知道我说的了...

8230的测试：老版本的149G * 4模块约 ...

不错，值得学习，值得普惠推广。

百变狸猫

为爱琳 发表于 2013-7-28 19:51
一字那么简单，CPU有创意 就不会永远要换主板 工艺提升性能了，而且执行程序 永远都是老一套
稳打操作， ...

为爱琳进步了？大家都应该要包容不？没人挖苦他，讥讽他的时候，他也是能与你心平气和的说话探讨的，虽然说的未必合你意，未必都是对的，但大家要将心比心。

呵，顶一下，最近看了你很多回帖，无论说话条理，语气，和说的内容都有进步，继续，虽然AMD偏弱，但请举好旗，难为你了，顶住这么多喷，前路艰险，一路好运！

huangpobu

daniel_k 发表于 2013-7-28 18:45
没有直接的关系，但是都与效率有着直接的关系，我要表达的是晶体管利用率和效率的重要性。反编译程序之后 ...

OK，大概明白了你的意思，但我仍然看不到你的话里有什么逻辑关系。

“大部分操作都是内存或寄存器操作” —— 请问哪一条指令的操作数不会涉及内存也不会涉及寄存器？据我所知所有指令的操作数来源只有内存-寄存器和常数三种，好像还没有rst三个字段都是常数的指令。

“加强分支预测的能力，那么缓存命中失败导致的洗沟（清流水线）行为就会大大减少” ——缓存命中失败不会flush，分支预测失败才会。

为爱琳

inSeek 发表于 2013-7-28 20:45
现在其实没一个比较靠谱全面衡量OCL性能的软件... 之前出的啥OCL DC benchmark之类的其实算法非常偏A的构 ...

我会说APU 内置核芯 显卡860D挖苦了 IU的HD3000- 4000多久了啊，在HTPC机子这个不用核心显卡的时代
APU挖了不少 G系列跟I5不用显卡的人很多了吧，我一看APU销量都是2000起头的淘宝
而以前的X4  955只有 500，至于G系列没有看过，估计不用独立显卡 绝对会选择APU，挖了的不会变
局势在慢慢改变，已经不是以往的样子了。

daniel_k

huangpobu 发表于 2013-7-29 01:02
OK，大概明白了你的意思，但我仍然看不到你的话里有什么逻辑关系。

“大部分操作都是内存或寄存器操作 ...

看来是我把清流水线的原因搞反了，所以让你无法理解了，现在加深记忆了。

至于你说的汇编，例如JUMP START这样的跳转，里面就不包含你说的操作数。

huangpobu

daniel_k 发表于 2013-7-29 11:41
看来是我把清流水线的原因搞反了，所以让你无法理解了，现在加深记忆了。

至于你说的汇编，例如JUMP S ...

其实我明白你的意思。分支预测失败后清空流水，这阶段做的工作都白费了。这阶段要是有很多访存，就是白白抬高了功耗也浪费了性能，所以架构设计的时候，对于预测程度的问题，把握一个度是很讲究的。预测失败越少，浪费越少，效率越高。这是没错的。

jump是有操作数的，一般是一个很长的立即数字段，最短的Alpha有21位，最长的SPARC有30位。你去看一下各个指令集的指令编码格式就会发现，没有指令可以不带操作数的，就算是nop空指令，里面可能也是实现成mov r0， r0 的样子。

看得出来您对架构真心有兴趣，推荐阅读＜计算机组成与设计：硬件软件接口＞，会懂得更多。祝好 ：）

daniel_k

huangpobu 发表于 2013-7-29 11:55
其实我明白你的意思。分支预测失败后清空流水，这阶段做的工作都白费了。这阶段要是有很多访存，就是白白 ...

JUMP START是跳转程序段，里面没有任何立即数，我不知道你说什么阿尔法之类的，但是在MCU里面的确是这种形势。

PS：你说的一些指令变形，并不代表是同一个意义，譬如我说8/2，完全可以按照通常流程计算除法，同样地，也可以寄存器移位，二者可以达到同样的效果，但是实现的原理却不同，而寄存器移位的方式则快了很多。

huangpobu

daniel_k  2013-7-29 12:02
JUMP STARTΣκMCU ...

ɡ

jump32λjumpλλstartstartmainstart

superrasei

说的好专业，看不懂~

daniel_k

huangpobu 发表于 2013-7-29 12:12
ɡ

jump32λjumpλλstartstartmainstart

怎的乱码了……

虽然不搞这个，但是我就喜欢讨论什么结构什么的，原来有prescorrt大经常来讲解，现在也没人讲了，只有自己YY，幻想一下哪天做个CPU出来

huangpobu

这个截图里有几种主流指令集的jump编码格式，你可以看看。

daniel_k

huangpobu 发表于 2013-7-29 12:16
这个截图里有几种主流指令集的jump编码格式，你可以看看。

没有我大C51的啊，差评
而且怎的没IA-32什么的，全是RSIC？

huangpobu

daniel_k 发表于 2013-7-29 12:16
怎的乱码了……

虽然不搞这个，但是我就喜欢讨论什么结构什么的，原来有prescorrt大经常来讲解，现在也 ...

是我在ipad上回复，于是就乱码了。。。

Jump是有操作数的，里面那个立即数字段存储的是start的相对地址，在反汇编的时候被处理成了start，方便调试和阅读。

如果每个爱好者都像你一样，PCI就远不是今天的样子了。其实我正在尝试用FPGA做一个简单CPU，没有那么难的，你看看我说的那本书，再学一下verilog或者VHDL，就能写一个五级流水的MIPS CPU了，看书大概要花一个月，verilog + FPGA也算一个月好了，两个月时间就可以弄一个流水线CPU了。

huangpobu

daniel_k 发表于 2013-7-29 12:20
没有我大C51的啊，差评[lol>
而且怎的没IA-32什么的，全是RSIC？

嗯，那个图出自一篇RISC指令集的综述。

其他的指令集也大同小异啦，jump后面都会跟着具体的操作数的，因为CPU必须知道jump跳转到哪里去啊。

daniel_k

huangpobu 发表于 2013-7-29 12:20
是我在ipad上回复，于是就乱码了。。。

Jump是有操作数的，里面那个立即数字段存储的是start的相对地址 ...

CPU的例子网络上有，只是看得不是太清楚的，我从ABEL/AHDL过来的。

话说，如果按照你这么说，全部转换成机器码的话，全是寄存器RAM操作了，还哪有其他指令？那也不必分这许多类别了……

huangpobu

daniel_k 发表于 2013-7-29 12:25
CPU的例子网络上有，只是看得不是太清楚的，我从ABEL/AHDL过来的。

话说，如果按照你这么说，全部转换 ...

汇编本来就是机器码的变形而已呀。没有一条指令是没有操作数的，你可以这样想，从某种程度上说，JUMP的操作数其实是pc寄存器本身。如果这条指令没有操作数的话，那只有一种可能，它什么事情都没有做，或者说他做了什么事情，但是没有任何效果。